[发明专利]一种XMR挖矿算法的硬件实现方法及装置

权利要求书

1.一种XMR挖矿算法的硬件实现方法，其特征在于，包括：

步骤S1、获取初始数据；

步骤S2、通过Keccak算法，对所述初始数据进行计算，以生成第一数据；

步骤S3、对所述第一数据循环执行1.6万次AES加密计算，并将每次生成的128字节的第二数据存储于存储区中，其中，AES加密计算由8个并行的AES加密计算模块完成；

步骤S4、从所述存储区中读取16字节的所述第二数据，进行逻辑运算，以获得16字节的第三数据，并将所述第三数据写回所述存储区，并根据所述第三数据，获得下次读取16字节的所述第二数据的读取地址；根据获得的读取地址，从所述存储区中读取16字节的所述第二数据，执行100万次本步骤的逻辑运算操作，以获取每次操作的第三数据，其中，最后一次执行本步骤的逻辑运算操作后获取的第三数据为最后一个第三数据；

步骤S5、根据最后一次获取的第三数据的最低两比特，从4个哈希算法中选择其中之一对所述最后一个第三数据进行哈希计算，以获得最终结果；

其中，步骤S4中的100万次的逻辑运算操作划分为25万轮操作，每轮操作包括4次逻辑运算操作，具体包括：

步骤S4-1、根据中间寄存器ctx_a的数值及4组16字节的查找表输出值进行逻辑异或运算获得中间寄存器ctx_c的更新值，其中，查找表输入值为每次读取的16字节的第二数据；根据中间寄存器ctx_c更新值的第20位至第4位作为步骤S4-2中读取16字节的第二数据的读取地址；通过中间寄存器ctx_b的数值与中间寄存器ctx_c的更新值进行异或运算，以获得第一次逻辑运算的第三数据；

步骤S4-2、根据步骤S4-1获得的读取地址，读取的128比特的第二数据rddata；将中间寄存器ctx_c的更新值的63位至0位与第二数据rddata的63位至0位进行相乘操作，以获得128比特的第一中间值mult_o_1；将第二数据rddata的63位至0位与第一中间值mult_o_1的127位至64位和中间寄存器ctx_a的63位至0位之和进行异或运算，以获得中间寄存器ctx_a的63位至0位的更新值；将第二数据rddata的127位至64位与第一中间值mult_o_1的63位至0位和中间寄存器ctx_a的127位至64位之和进行异或运算获得中间寄存器ctx_a的127位至64位的更新值；将中间寄存器ctx_a更新值的第20位至第4位作为步骤S4-3中读取16字节的第二数据的读取地址；将第一中间值mult_o_1的63位至0位与中间寄存器ctx_a更新值的第127位至第64位之和，或第一中间值mult_o_1的127位至64位与中间寄存器ctx_a更新值的第63位至第0位之和作为第二次逻辑运算的第三数据；

步骤S4-3、根据中间寄存器ctx_a的数值及4组16字节的查找表输出值进行逻辑异或运算获得中间寄存器ctx_b的更新值；根据中间寄存器ctx_b更新值的第20位至第4位作为步骤S4-3中读取16字节的第二数据的读取地址；通过中间寄存器ctx_b的数值与中间寄存器ctx_c的更新值进行异或运算，以获得第三次逻辑运算的第三数据；

步骤S4-4、根据步骤S4-3获得的读取地址，读取的128比特的第二数据rddata；将中间寄存器ctx_b的更新值的63位至0位与第二数据rddata的63位至0位进行相乘操作，以获得128比特的第一中间值mult_o_1；将第二数据rddata的63位至0位与第二中间值mult_o_2的127位至64位和中间寄存器ctx_a的63位至0位之和进行异或运算，以获得中间寄存器ctx_a的63位至0位的更新值；将第二数据rddata的127位至64位与第二中间值mult_o_2的63位至0位和中间寄存器ctx_a的127位至64位之和进行异或运算获得中间寄存器ctx_a的127位至64位的更新值；将中间寄存器ctx_a更新值的第20位至第4位作为步骤S4-3中读取16字节的第二数据的读取地址；将第二中间值mult_o_2的63位至0位与中间寄存器ctx_a更新值的第127位至第64位之和，或第二中间值mult_o_2的127位至64位与中间寄存器ctx_a更新值的第63位至第0位之和作为第四次逻辑运算的第三数据。