[发明专利]用于分散与降低非易失性储存装置峰值电流与功耗的方法

说明书

本发明公开了一种用于分散与降低非易失性储存装置峰值电流与功耗的方法，包括控制器芯片、存储介质和多个闪存芯片，存储介质中存储程序代码，存储介质连接控制器芯片，控制器芯片分别连接多个闪存芯片，​本发明通过随时间分布非易失性存储器芯片的操作，特别是在不同时间点向每个非易失性存储器芯片发送命令，降低了整个系统的峰值电流。

技术领域

本发明涉及储存装置技术领域，具体为用于分散与降低非易失性储存装置峰值电流与功耗的方法。

背景技术

对于诸如闪存的非易失性存储器已经发现了越来越多的应用。例如，普遍使用手机，数码相机，个人数字助理，便携式驱动器中的闪存。目前，记忆卡是闪存的最流行的产品之一，其中，控制器芯片用于控制从诸如读卡器的主机接收数据的写入和数据写入闪存。然而，存储卡设计有更多或更多的存储容量，并增加存储卡的存储容量，通常采用两种方案，即提高了单闪存芯片的存储容量，另一个是增加存储卡中的闪存芯片的数量对于后一种情况，在存储卡中的闪存器的操作期间的功耗成为一个明显的问题。

传统上，该峰值电流问题的解决方案是针对存储器系统本身的硬件设计的改进，以在不同的时间点对不同组件的功率进行源化，本发明的技术方案是在传统上同时提供电力。例如，美国专利 No.7885189，7224617和7200062是这样的技术。在美国专利 No.708189闪存装置组成分为四组用于数据存储，其中三个存储器库中添加有延迟电路，使得四个存储体在擦除指令时在不同的时间点被擦除，以减小四个存储体待擦除时的峰值电流。美国专利 No.722617提供了一种用于闪存系统的高速操作模式和低电流消耗模式，高速运行模式，如果所述峰值电流使所述闪存系统和所述主机连接不稳定，系统将切换到低电流消耗模式。美国专利 No.7200062当系统刷新DRAM芯片时，对不同的DRAM芯片设置不同的时间延迟，从而使刷新操作产生的峰值电流去集中

然而，在现有技术中，所有焦点都集中于改进型态的硬件设计存储器系统，用于对峰值电流的强度和发生时间进行离散化，需要改变硬件设计，灵活性较小。因此，我们极需要一种对于非易失性存储器系统不需要改变硬件设计的方法来对其峰值电流进行离心化。

发明内容

本发明的目的在于提供用于分散与降低非易失性储存装置峰值电流与功耗的方法，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：用于分散与降低非易失性储存装置峰值电流与功耗的方法，包括控制器芯片、存储介质和多个闪存芯片，所述存储介质中存储程序代码，所述存储介质连接控制器芯片，所述控制器芯片分别连接多个闪存芯片；多个闪存芯片包括第一闪存芯片和第二闪存芯片。

优选的，包括以下步骤：

A、存储介质存储程序代码，控制器芯片根据程序代码对操作进行解集中程序代码，程序代码在指令时操作非易失性存储器芯片；

B、在非易失性存储器芯片在指令上的操作中，控制器芯片将向非易失性存储器芯片中的第一个发送第一命令，并且在向非易失性存储器芯片中的第二个发送第二命令之前等待一段时间；

C、或者在非易失性存储器芯片在指令上的操作中，控制器芯片将向非易失性存储器芯片中的第一个发送第一命令，以及在从第一非易失性存储器芯片接收到响应信号之后，向非易失性存储器芯片中的第二个发送第二命令。

优选的，所述闪存芯片有1024个块，每个块有256个页，每个页有32个扇形组合而成。

与现有技术相比，本发明的有益效果是：本发明通过随时间分布非易失性存储器芯片的操作，特别是在不同时间点向每个非易失性存储器芯片发送命令，降低了整个系统的峰值电流。

附图说明

图1为本发明结构示意图；

图2为本发明控制器芯片控制流程图；