[发明专利]对形成有MOS结构的基底的静电吸附的方法

说明书

本发明提供了一种对形成有MOS结构的基底的静电吸附的方法，通过在所述基底的背面形成一掺杂有导电粒子的冗余导电层，并且，将冗余导电层的形成过程与MOS工艺的兼容，从而可利用MOS的形成工艺直接制备出所述冗余导电层，而不需要在额外地增加其他的工艺步骤。如此一来，不仅可改善静电吸盘对所述基底吸附效果，以避免基底脱落的情况，并且还不会对制备流程造成影响。

技术领域

本发明涉及半导体制备领域，尤其涉及一种对形成有MOS结构的基底的静电吸附的方法。

背景技术

在半导体制造过程中，各种机台内通常都会需要通过静电吸盘来吸附基底。具体来讲，静电吸盘中具有多个正负电极对，通过将各个电极接通高压直流电源，使得静电吸盘与基底接触的面上产生极化电荷，极化电荷在静电吸盘表面上形成电场，使得与其接触的基底的背面上也相应的产生极化电荷，同时相应的自由电荷也受电场作用聚集至背面，在异性电荷产生的静电吸引力的作用下，基底被牢牢地吸附固定在了吸盘上。

然而，在例如射频等领域中，需要选用具有较高电阻率的基底，例如电阻率大于等于750欧姆·厘米的基底，这种情况下，由于基底的电阻率高，相应地使基底中的自由电荷浓度较低，进而在半导体制造过程中，静电吸盘对所述基底的静电吸引力较小，容易因为吸附力不足而导致基底脱落，引起不必要的生产损失，尤其是针对已经形成有器件的基底而言，当基底发生损伤时将会造成更大的损失。

发明内容

为了解决上述静电吸盘对形成有MOS结构的基底的静电吸附效果不佳的问题，本发明提供了一种对形成有MOS结构的基底静电吸附的方法。

一种对形成有MOS结构的基底的静电吸附的方法，包括：

提供一基底，在所述基底的正面上形成有MOS结构，所述MOS结构具有一栅极介质层和一栅极导电层，所述栅极导电层位于所述栅极介质层上，在所述基底的背面上形成有一掺杂有导电粒子的冗余导电层，所述栅极导电层和所述冗余导电层在同一工艺步骤中形成；

利用一静电吸盘从所述基底的背面吸附所述基底，其中，所述静电吸盘中产生有电荷并吸引所述冗余导电层中的导电粒子，以吸附固定所述基底。

可选的，所述栅极导电层和所述冗余导电层的形成方法包括：

在所述基底的正面和背面上分别形成一掺杂有导电粒子的材料层；

对位于所述基底的正面上的所述材料层执行图形化工艺，以在所述基底的正面上形成所述栅极导电层，并同时保留位于所述基底的背面上的所述材料层，以构成所述冗余导电层。

可选的，在所述基底背面上还形成有一冗余介质层，所述冗余导电层形成在所述冗余介质层相对于所述基底一侧的表面上，所述栅极介质层和所述冗余介质层在同一工艺步骤中形成。

可选的，在形成所述栅极介质层和所述冗余介质层之后，还包括：

在所述基底的正面的所述栅极介质层上和所述基底的背面的所述冗余介质层上分别形成一非掺杂多晶硅层，位于所述基底正面的所述非掺杂多晶硅层形成在所述栅极介质层上，以及位于所述基底背面的所述非掺杂多晶硅层形成在所述冗余介质层下。

可选的，当在所述基底正面上的所述非掺杂多晶硅层厚度减小时，相应地增加所述栅极导电层的厚度；当在所述基底正面上的所述非掺杂多晶硅层厚度增加时，相应地减小所述栅极导电层的厚度，以保证在所述基底正面上的所述非掺杂多晶硅层和所述栅极导电层的总厚度保持不变。

可选的，所述基底的电阻率大于等于750Ω·cm。

可选的，所述冗余导电层的电阻率小于等于20Ω·cm。

可选的，在所述栅极导电层之上还形成有一栅极掩蔽层；在所述冗余导电层之下还形成有一冗余掩蔽层，所述栅极掩蔽层和所述冗余掩蔽层在同一工艺步骤中形成。