[发明专利]用于双倍数据率存储器的数据接收器及控制器

说明书

本发明公开了一种用于双倍数据率存储器的数据接收器及控制器，该数据接收器包括一第一级电路及一第二级电路。该第一级电路用来从该双倍数据率存储器接收一单端信号，并将该单端信号转换为一对差分信号。该第二级电路耦接于该第一级电路，用来从该第一级电路接收该差分信号，并将该差分信号转换为一输出信号。其中，该第一级电路及该第二级电路实施于一核心电压域。

技术领域

本发明涉及一种用于双倍数据率(Double Data Rate，DDR)存储器的数据接收器及控制器，尤其涉及一种适用于每一代双倍数据率存储器的数据接收器及控制器。

背景技术

在一般存储器中，数据读取和写入的动作只会发生在时钟信号的上升缘及下降缘两者的其中之一，但双倍数据率(Double Data Rate，DDR)存储器中的数据读取和写入动作可在时钟信号的上升缘及下降缘两者中进行。因此，相较于单倍数据率的存储器而言，双倍数据率存储器可提供两倍的数据传输能力。目前市面上存在四个世代的双倍数据率存储器，包括DDR1、DDR2、DDR3及DDR4，根据双倍数据率存储器的规格，不同世代的双倍数据率存储器具有不同操作电压，使得不同世代的双倍数据率存储器的数据接口具有不同的信号振幅。举例来说，就“高”信号电平而言，DDR1为2.5V，DDR2为1.8V，DDR3为1.5V，DDR4为1.2V。

由于不同世代的双倍数据率存储器的信号振幅不同，因而发展出不同类型或结构的数据接收器。然而，在现有数据接收器中，输入级电路为了从双倍数据率存储器接收数据信号，往往采用较高的电源电压，如输入/输出电压(I/O voltage)，其中，双倍数据率存储器的信号振幅应位于输入/输出电压域之内。接着，数据信号被传送到核心电压(corevoltage)域，使得数据接收器需要两个电压源(输入/输出电压及核心电压)，且输入/输出电压的使用往往耗费更高的功率。另外，由于不同世代的双倍数据率存储器具有不同的信号振幅，因而现有数据接收器最多适用于一种或两种双倍数据率存储器世代。因此，实有必要提供一种新颖的数据接收器，适用于每一世代的双倍数据率存储器，同时具有耗电量低的优点。

发明内容

因此，本发明的主要目的即在于提供一种适用于每一世代双倍数据率(DoubleData Rate，DDR)存储器的数据接收器及控制器，以解决上述问题。

本发明公开了一种数据接收器，用于一双倍数据率存储器，该数据接收器包括一第一级电路及一第二级电路。该第一级电路用来从该双倍数据率存储器接收一单端信号，并将该单端信号转换为一对差分信号。该第二级电路耦接于该第一级电路，用来从该第一级电路接收该差分信号，并将该差分信号转换为一输出信号。其中，该第一级电路及该第二级电路实施于一核心电压域。

本发明还公开了一种控制器，用于一双倍数据率存储器，该控制器包括一数据传输器及一数据接收器。该数据接收器包括一第一级电路及一第二级电路。该第一级电路用来从该双倍数据率存储器接收一单端信号，并将该单端信号转换为一对差分信号。该第二级电路耦接于该第一级电路，用来从该第一级电路接收该差分信号，并将该差分信号转换为一输出信号。其中，该第一级电路及该第二级电路实施于一核心电压域。

附图说明

图1为用于DDR2存储器的现有数据接收器的示意图。

图2为本发明实施例用于一双倍数据率存储器的一控制器的示意图。

图3为图2中的数据接收器的详细实施方式的示意图。

图4为短截线串联端接逻辑及虚拟开漏极结构的示意图。

图5为图3中数据接收器的一种详细实施方式的示意图。

图6为图3中数据接收器的另一种详细实施方式的示意图。

其中，附图标记说明如下：

100、200 数据接收器