[发明专利]数据写入方法、有效数据识别方法及存储器存储装置

说明书

本发明提供一种数据写入方法、有效数据识别方法及存储器存储装置。本方法包括：接收第一数据；使用第一程序化模式将第一数据中的第一子数据写入至多个存储器子模块中的至少一第一存储器子模块的第一实体程序化单元，第一子数据中的每一个第一子数据的大小相同于预设大小；以及使用第二程序化模式将第一数据中的剩余子数据写入至多个存储器子模块中的第二存储器子模块的第二实体程序化单元，剩余子数据的大小小于预设大小，第二存储器子模块不同于第一存储器子模块中最后一个用以写入第一子数据的第三存储器子模块。

技术领域

本发明涉及一种数据写入方法、有效数据识别方法及存储器存储装置。

背景技术

数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。

依据每个存储单元可存储的比特数，NAND型快闪存储器模块可分为单阶存储单元(single level cell，SLC)NAND型快闪存储器模块、多阶存储单元(muiti level cell，MLC)NAND型快闪存储器模块以及复数阶存储单元(trinary level cell，TLC)NAND型快闪存储器模块，其中SLC NAND型快闪存储器模块的每个存储单元可存储1个比特的数据(即，“1”与“0”)，MLC NAND型快闪存储器模块的每个存储单元可存储2个比特的数据，TLC NAND型快闪存储器模块的每个存储单元可存储3个比特的数据。此外，MLC NAND型快闪存储器模块与TLC NAND型快闪存储器模块的存储单元也可以用来模拟SLC NAND型快闪存储器模块，且MLC NAND型快闪存储器模块与TLC NAND型快闪存储器模块中用来模拟SLC NAND型快闪存储器模块的存储单元仅存储1个比特的数据。

一般来说，若一个存储单元可以存储多个比特(例如，MLC或TLC NAND快闪存储器模块)，则属于同一条字符线的实体程序化单元至少可被分类为下实体程序化单元与上实体程序化单元。例如，在MLC NAND快闪存储器模块中，一存储单元的最低有效比特(LeastSignificant Bit，LSB)是属于下实体程序化单元，并且此存储单元的最高有效比特(MostSignificant Bit，MSB)是属于上实体程序化单元。在一范例实施例中，下实体程序化单元也称为快页(fast page)，而上实体程序化单元也称为慢页(slow page)。特别是，在MLCNAND快闪存储器模块中，一个下实体程序化单元与该下实体程序化单元所对应的一上实体程序化单元可以合称为“实体程序化单元组”。此外，在TLC NAND快闪存储器模块中，一存储单元的最低有效比特(Least Significant Bit，LSB)是属于下实体程序化单元，此存储单元的中间有效比特(Center Significant Bit，CSB)是属于中实体程序化单元，并且此存储单元的最高有效比特(Most Significant Bit，MSB)是属于上实体程序化单元。特别是，在TLC NAND快闪存储器模块中，一个下实体程序化单元与该下实体程序化单元所对应的中实体程序化单元与上实体程序化单元可以合称为“实体程序化单元组”。

一般来说，可复写式非易失性存储器可以包括多个存储器子模块，而每一个存储器子模块可以是分别地通过独立的数据总线(或同一数据总线)电性连接至存储器控制器。基此，存储器管理电路502可以平行(parallel)或交错(interleave)的方式将数据通过数据总线写入至各个存储器子模块。