[发明专利]一种超高频输入信号缓冲器在审
| 申请号： | 201810007146.7 | 申请日： | 2018-01-04 |
| 公开（公告）号： | CN108233926A | 公开（公告）日： | 2018-06-29 |
| 发明（设计）人： | 孙厅;胡远冰;罗建;陈炳华;靳泽熙;夏华松;李靖;于奇 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H03M1/06 | 分类号： | H03M1/06;H03M1/12 |
| 代理公司： | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人： | 葛启函 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 源随器 输入信号缓冲器 共模 缓冲器 超高频 主缓冲电路 缓冲电路 模拟集成电路设计 输出信号线性度 运算放大器电路 电容耦合电路 沟道调制效应 阻抗匹配电路 时间交织ADC 短沟道器件 比例复制 单位增益 共模反馈 输出阻抗 信号驱动 信号耦合 主缓冲器 输出 超高速 高带宽 工艺角 电容 开环 漏端 优选 应用 | ||
1.一种超高频输入信号缓冲器，其特征在于，包括主缓冲电路、副缓冲电路、运算放大器电路、电容耦合电路和阻抗匹配电路，
所述副缓冲电路由所述主缓冲电路复制生成，所述副缓冲电路的整体尺寸为所述主缓冲电路的整体尺寸按比例缩小；
所述主缓冲电路的输入端通过所述电容耦合电路后连接输入信号，其输出端作为所述超高频输入信号缓冲器的输出端；
所述运算放大器电路的正向输入端连接基准电压(VREF)，其负向输入端连接所述副缓冲电路的输出端，其输出端连接所述副缓冲电路的输入端并通过所述阻抗匹配电路后连接所述主缓冲电路的输入端。
2.根据权利要求1所述的超高频输入信号缓冲器，其特征在于，所述副缓冲电路的整体尺寸为所述主缓冲电路的整体尺寸的最小比例。
3.根据权利要求1或2所述的超高频输入信号缓冲器，其特征在于，所述输入信号为差分信号，所述主缓冲电路和副缓冲电路为双端输入和双端输出，所述运算放大器电路包括第一运算放大器(Amp1)和第二运算放大器(Amp2)，所述电容耦合电路包括第一电容(C1)和第二电容(C2)，所述阻抗匹配电路包括第一电阻(R1)和第二电阻(R2)，
所述差分信号分别通过第一电容(C1)和第二电容(C2)连接所述主缓冲电路的正向输入端和负向输入端；
第一电阻(R1)和第二电阻(R2)串联并接在所述主缓冲电路的正向输入端和负向输入端之间，其串联点连接所述副缓冲电路的正向输入端和负向输入端以及第一运算放大器(Amp1)和第二运算放大器(Amp2)的输出端；
第一运算放大器(Amp1)和第二运算放大器的正向输入端连接基准电压(VREF)，它们的负向输入端分别连接所述副缓冲电路的正向输出端和负向输出端。
4.根据权利要求3所述的超高频输入信号缓冲器，其特征在于，所述主缓冲电路包括第一NMOS管(NM1A)、第二NMOS管(NM1B)、第三NMOS管(NM2A)、第四NMOS管(NM2B)、第三电容(C1A)、第四电容(C1B)、第三电阻(R1A)、第四电阻(R1B)、第一电流源(I1A)和第二电流源(I1B)，
第一NMOS管(NM1A)的栅极作为所述主缓冲电路的正向输入端并通过第三电容(C1A)后连接第三NMOS管(NM2A)的栅极，其漏极连接第三NMOS管(NM2A)的源极，其源极作为所述主缓冲电路的正向输出端并通过第一电流源(I1A)后接地；第三NMOS管(NM2A)的漏极连接电源电压(VDD)，其栅极通过第三电阻(R1A)后连接其漏极；
第二NMOS管(NM1B)的栅极作为所述主缓冲电路的负向输入端并通过第四电容(C1B)后连接第四NMOS管(NM2B)的栅极，其漏极连接第四NMOS管(NM2B)的源极，其源极作为所述主缓冲电路的负向输出端并通过第二电流源(I1B)后接地；第四NMOS管(NM2B)的漏极连接电源电压(VDD)，其栅极通过第四电阻(R1B)后连接其漏极；
第一NMOS管(NM1A)、第二NMOS管(NM1B)、第三NMOS管(NM2A)和第四NMOS管(NM2B)均为深N阱器件。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810007146.7/1.html，转载请声明来源钻瓜专利网。
