[发明专利]一种掩模板及其制备方法

说明书

本发明公开一种掩模板及其制备方法，该掩模板包括本体，本体上设有多个开口，本体的第一表面上设有环绕各个开口的围堰，围堰限制通过开口沉积在基板上的材料的扩散范围。本发明通过在掩模板本体的一侧表面的每个开口四周边缘位置设置的围堰，实现了在采用化学气相沉积(CVD)进行镀膜或蒸镀过程中，围堰可以有效的阻挡沉积材料沉积到无效区域，减小了CVD阴影，改善了封装效果。

技术领域

本发明涉及显示技术领域。更具体地，涉及一种掩模板及其制备方法。

背景技术

有机电致发光显示面板(Organic Electroluminesecent Display，OLED)相对于液晶显示屏(Liquid Crystal Display，LCD)，具有自发光、发光效率高、功耗低、反应快、视角广、亮度高、色彩艳、轻薄等优点，OLED被认为是下一代显示技术，越来越受到关注。

在OLED制造技术中，其各种功能层通常基于如图1所示的掩模板100，采用化学气相沉积(CVD)进行镀膜或蒸镀。例如，通常薄膜封装层设置为无机层和有机层交错堆叠的方式，其中无机薄膜具有很高的水汽隔离能力，通常用作阻水层，而阻水层通常采用化学气相沉积(CVD)进行镀膜。对于有机电子器件，尤其是OLED来说，要严格杜绝来自周围环境的氧气和水气进入器件内部接触到敏感的有机物质和电极。氧气和水汽很难从阻水层的厚度方向进入有机器件内部，但是容易从阻水层的边缘及阻水层与基板接合的部位进入。目前的阻水层有SiNx或SiON膜层，通常通过结合薄膜封装(TFE)的化学气相沉积(CVD)进行镀膜或蒸镀。如图2中2-a和2-b所示，在基于掩模板100(特别是柔性掩模板)，采用化学气相沉积(CVD)进行镀膜的过程中，一方面，掩模板100(Mask)与基板200之间不可避免的存在的间隙(Gap)，而该间隙会导致镀膜时出现阴影区域(CVD Shadow)，阴影区域的存在影响着边框的封装效果；如果掩模板100(Mask)是柔性掩模板，还会出现在放置时由于重力作用下垂，造成每个柔性掩模板的本体区域的片(sheet)形变不同，导致每个柔性掩模板的本体区域对应的阴影区域(CVD Shadow)不同，使得消除阴影区域(CVD Shadow)更加困难。另一方面，掩模板100(Mask)与基板200在对位或移动过程中，容易出现两者接触，如果两者接触很容易导致掩模板100(Mask)对基板200造成划伤，影响镀膜、蒸镀或者封装效果。

因此，需要提供一种可消除阴影区域，进而还可避免对基板造成划伤的掩模板及其制备方法。

发明内容

本发明的目的在于提供一种可消除阴影区域，进而还可避免对基板造成划伤的掩模板及其制备方法。

为达到上述目的，本发明采用下述技术方案：

本发明第一方面提供一种掩模板，包括本体，所述本体上设有多个开口，其特征在于，所述本体的第一表面上设有环绕各个开口的围堰，所述围堰限制通过所述开口沉积在基板上的材料的扩散范围。

本发明的第一方面提供的掩模板，通过在掩模板本体靠近基板的表面设置环绕各个开口的用于限制通过开口沉积在基板上的材料的扩散范围的围堰(或者说堤坝，是一种Dam结构)，在基于该掩模板，采用CVD进行镀膜或蒸镀时，围堰可有效的阻挡沉积材料(例如等离子体Plasma等)沉积到无效区域，消除阴影区域。

优选地，本发明第一方面提供一种掩模板中，所述围堰的内壁与所述开口的内壁平齐，则围堰将通过开口沉积在基板上的材料的扩散范围限制在开口的投影区域。这样可更有效的阻挡沉积材料沉积到无效区域，最大限度的消除阴影区域。

优选地，本发明第一方面提供一种掩模板中，所述围堰由耐高温柔性材料制成。这样，围堰可弹性伸缩，由此避免了采用CVD进行镀膜或蒸镀时掩模板本体对基板形成接触划伤。

优选地，本发明第一方面提供一种掩模板中，所述耐高温柔性材料为聚酰亚胺(PI)或聚苯乙烯(PS)。