[发明专利]数字时间转换器辅助的全数字锁相环电路

权利要求书

1.一种数字时间转换器(digital-to-time converter，DTC)辅助的全数字锁相环(alldigital phase locked loop，ADPLL)电路，其特征在于，包括：

DTC误差补偿器，用于接收相位偏移信号，所述相位偏移信号是对时间数字转换器(time-to-digital Converter，TDC)电路的输出进行处理之后得到的，所述相位偏移信号包括DTC误差，所述DTC误差对应于经过DTC电路处理的参考时钟信号与取自所述ADPLL电路的输出信号的反馈时钟信号之间的相位差，所述补偿器包括：

第一电路，设置有用于接收所述相位偏移信号的解复用器，复用器和电耦合到所述解复用器和所述复用器的多个低通滤波电路，所述低通滤波电路分别用于根据所述参考时钟信号进行操作，所述解复用器用于根据输出到所述DTC电路的DTC输入控制字将所述相位偏移信号输出到选定的低通滤波电路，所述选定的低通滤波电路用于对所述相位偏移信号进行滤波以生成表示所述DTC误差的数字信号，所述复用器用于根据所述DTC输入控制字输出所述数字信号，作为所述补偿器的输出信号，

将所述补偿器的输出信号从所述相位偏移信号中减去，得到所述相位偏移信号的相位纠正信号。

2.根据权利要求1所述ADPLL电路，其特征在于，还包括：数字环路滤波器，将所述补偿器的输出信号提供给所述数字环路滤波器进行处理，然后发送到数控振荡器。

3.根据权利要求1或2所述ADPLL电路，其特征在于，所述多个低通滤波电路并联布置。

4.根据权利要求1或2所述ADPLL电路，其特征在于，还包括：分数相位计算模块，用于根据所述DTC输入控制字处理所述TDC电路的输出，得到分数信号。

5.根据上述权利要求1或2所述ADPLL电路，其特征在于，还包括：

第二电路，设置有复用器和电耦合到所述复用器和相应低通滤波电路的多个积分器，所述积分器分别用于根据帧时钟信号进行操作，所述积分器用于从所述相应低通滤波电路接收相应数字信号进行处理以生成另一数字信号，所述复用器用于根据所述DTC输入控制字输出所述另一数字信号，作为所述补偿器的第二输出信号，

在所述TDC电路的输出处理过程中将所述补偿器的第二输出信号减去，以生成下一个相位偏移信号，然后将所述下一个相位偏移信号提供给所述补偿器。

6.根据权利要求5所述的ADPLL电路，其特征在于，每个积分器包括D触发器电路和加法器。

7.根据权利要求5所述的ADPLL电路，其特征在于，所述多个积分器并联布置。