[发明专利]用于存储装置的阶梯码编码及解码的设备及方法

说明书

本发明提供一种设备。所述设备包括第一校验子运算电路，所述第一校验子运算电路经配置以接收具有多个行及多个列的码字且进一步经配置以运算所述码字的第一分量码字的至少部分的第一校验子。所述设备进一步包括第二校验子运算电路，所述第二校验子运算电路经配置以接收所述码字且运算所述码字的第二分量码字的至少部分的第二校验子。所述设备进一步包括位校正电路，所述位校正电路经配置以至少部分基于所述第一校验子及所述第二校验子中的至少一者而校正所述码字中的一或多个错误位，其中所述第一分量码字及所述第二分量码字跨越所述码字的两个或两个以上行及两个或两个以上列。

背景技术

阶梯码是一种可在前向错误校正方案中实施的类型的乘积码。阶梯码包含布置成阶梯图案的数个块。每一块可包含数据位及奇偶校验位。在传统阶梯码中，每一个别线及每一个别列是包括数据位及奇偶校验位的单个分量码字。分量码字跨越邻近块以根据错误校正码(ECC)方案形成有效码字，例如博斯-乔达利-霍昆格姆(BCH)码。因为块经布置成阶梯图案，所以可在水平方向及垂直方向两者上形成分量码字。即，对于块中的任何给定数据位，位是水平码字及垂直码字的部分。相应地，每一数据位经双重编码且可使用两个单独分量码字独立地校正。

发明内容

根据一个方面，一种设备包括第一校验子运算电路，所述第一校验子运算电路经配置以接收具有多个行及多个列的码字且进一步经配置以运算所述码字的第一分量码字的至少部分的第一校验子。第二校验子运算电路经配置以接收所述码字且运算所述码字的第二分量码字的至少部分的第二校验子。位校正电路经配置以至少部分基于所述第一校验子及所述第二校验子中的至少一者而校正所述码字中的一或多个错误位，其中所述第一分量码字及所述第二分量码字跨越所述码字的两个或两个以上行及两个或两个以上列。

根据另一方面，一种方法包括通过阶梯码编码器电路生成阶梯码，所述阶梯码包括：多个水平分量码字，其跨越所述阶梯码的块的多个行；及多个垂直分量码字，其跨越所述阶梯码的所述块的多个列，其中所述多个分量码字中的水平分量码字及所述多个垂直分量码字中的垂直分量码字编码多个数据位。将所述阶梯码存储在存储器阵列中。通过阶梯码解码器电路解码所述块以检索所述多个数据位且提供所述多个数据位。

根据又一方面，一种方法包括：接收阶梯码的块；解码所述块；及确定所述块是否被成功解码。响应于确定所述块未被成功解码，反复接收所述阶梯码的额外块，基于所述额外块而解码所述块，且确定所述块是否被成功解码。响应于确定所述块被成功解码，提供所述块。

根据进一步方面，一种方法包括编码具有多个垂直分量码字及多个水平分量码字的阶梯码中的一组数据，其中所述垂直分量码字中的每一者跨越所述阶梯码的两个或两个以上行且所述水平分量码字中的每一者跨越所述阶梯码的两个或两个以上列。

附图说明

图1是根据本发明的实施例的存储器系统的框图。

图2是根据本发明的实施例的实例阶梯码。

图3是根据本发明的实施例的实例阶梯码块。

图4是根据本发明的实施例的实例分量码字。

图5是根据本发明的实施例的实例阶梯码。

图6是根据本发明的实施例的解码器电路的框图。

图7是根据本发明的实施例的实例阶梯码。

图8是说明根据本发明的实施例的解码阶梯码的方法的流程图。

图9是根据本发明的实施例的存储器的框图。

具体实施方式