[发明专利]外延硅晶片的制造方法及半导体器件的制造方法

说明书

本发明是一种外延硅晶片的制造方法，其包括：预先准备试验用的硅晶片，在该试验用的硅晶片的表面形成所述多层膜，并测定形成了该多层膜的硅晶片的翘曲方向及翘曲量(Warp)W的工序；以及以使在与所述测定的翘曲方向相反的方向上形成有将所述测定的翘曲量W抵消的翘曲的方式，选择作为器件形成用基板的硅晶片、和在该作为器件形成用基板的硅晶片上形成的外延层的形成条件，并在所述选择的外延层的形成条件下在所述选择的作为器件形成用基板的硅晶片的形成所述多层膜的表面上形成所述外延层的工序。由此，提供一种外延硅晶片的制造方法，其能够制造使形成多层膜时的翘曲减少的外延硅晶片。

技术领域

本发明涉及一种外延硅晶片的制造方法以及半导体器件的制造方法。

背景技术

作为用于制作半导体集成电路的基板，主要使用通过CZ(Czochralski：切克劳斯基)法制作的硅晶片。在近年来的最尖端存储器元件中，正在使用一种三维结构的NAND闪存，其为了大容量化和降低比特成本而具有在硅晶片上层叠多层膜的工艺。在工艺的比较初始阶段具有层叠几十组“SiO₂+SiN”膜的工序。在层叠后，有多个如下三维且复杂的工序：直至基板的呈圆柱形进行蚀刻的孔蚀刻工序、在侧壁对多晶硅进行成膜的工序、蚀刻SiN的工序、电极形成工序等，在晶片大幅度翘曲的状态下实施各工序成为缺陷的原因。

在专利文献1的权利要求8中记载有，在使其向相反方向弯曲的状态下，在基板的一方的主表面上使薄膜成膜。但是，在该现有技术中，为了使其弯曲而进行蚀刻。基于蚀刻的翘曲量的控制需要使蚀刻速度恒定以成为同心圆状，难以制作抵消成膜造成的翘曲那样的同心圆状的翘曲形状。

另外，在专利文献2中记载有，预先识别外延晶片的翘曲，并使基板的翘曲方向与在外延晶片成长中产生的翘曲变化方向相反朝向的方向一致，来降低外延硅晶片翘曲的绝对值。就该现有技术而言，其目的在于，通过分选作为基板的硅晶片的凹凸形状从而降低晶格失配造成的翘曲，但是难以降低几百μm大小的翘曲量(Warp)。

现有技术文献

专利文献

专利文献1：日本专利公开2009-302163号公报

专利文献2：日本专利公开平成6-112120号公报

发明内容

(一)要解决的技术问题

图2是表示在3D-NAND器件的工艺中多层膜层叠于硅晶片(硅基板)上的状态的示意图。在层叠有多层膜的硅晶片1中，在硅晶片(硅基板)2上，SiO₂膜3和SiN膜或多晶硅膜4交替地按照该顺序层叠，而层叠(形成)出多层膜6，所述多层膜6是层叠多组由SiO₂膜3和SiN膜或者多晶硅膜4构成的一组“SiO₂+SiN”膜或者“SiO₂+多晶硅”膜5而成的。此外，图2中的被虚线的四边包围的部分是层叠有多组的“SiO₂+SiN”膜或者“SiO₂+多晶硅”膜5中的省略其一部分的部分。

这样，在3D-NAND器件的工艺中，在工艺初始阶段，存在堆积多层“SiO₂+SiN”膜、“SiO₂+多晶硅”膜等薄膜的工序。

已知在该工序中，由于各种薄膜的膜厚、作为基板的Si与膜材料的线膨胀系数的差、成膜时的本征应力等而使晶片大幅度翘曲。由于之后的工艺在翘曲较大的状态下进行，因此会成为器件缺陷的原因。

本发明是为了解决上述问题而完成的，其目的在于，提供一种外延硅晶片的制造方法，该制造方法能够制造使形成多层膜时的翘曲减少的外延硅晶片。

(二)技术方案

为了解决上述问题，在本发明中，提供一种由硅晶片和形成于该硅晶片上的外延层构成、并用于在所述外延层上形成多层膜的外延硅晶片的制造方法，所述制造方法包括：