[发明专利]用于闩锁检测和缓解的系统和方法

说明书

用于闩锁检测和缓解的系统和方法。一个方面包括在被分成多个功率块的系统中实现的方法，其中每个功率块由对应的电源轨供电并且包括电压下降监视电路。该方法包括从多个电压下降监视电路接收频率信息；对从所述多个电压下降监视电路中的每个接收的频率信息进行归一化；创建所述多个功率块中的每对之间的基于归一化频率信息的互相关值的矩阵；确定指示电压下降的发生的互相关值中的偏差；基于所确定的偏差来确定异常变化以从所述多个功率块中标识经历闩锁事件的第一功率块；以及复位第一功率块的电源，而不中断所述多个功率块中的其余者的电源。

背景技术

闩锁（latch-up）是发生在集成电路（IC）中的一类短路。其是被由于电子-空穴对的双极放大造成的逃逸电流围栏（railing）（即，在IC的电力供应轨之间的低阻抗路径的产生）所表征的故障状况。在有源器件和衬底之间形成的p-n结（其通常是反向偏置的）可能由于例如衬底对宇宙辐射的吸收而变成正向偏置的。这样的事件（辐射诱发的闩锁或单粒子闩锁）引起通常被良好地局部化（localize）（即，在几微米内）到辐射吸收附近的在电源轨（power rail）和地轨之间的电流的短路。

由闩锁引起的错误可以被表征为硬错误或软错误。软错误可以通过电源复位（power reset）或电力循环来解决，而硬错误是更加灾难且永久的，趋向于导致围栏电流、严重的电压下降和热过载。诸如当受影响的区域或组件中未中断电源以将闩锁状况复位时，如果软错误未被检测到且未被缓解，则其可能变成硬错误。

附图说明

因为参考以下详细描述，在结合附图理解时，本发明的前述方面和许多伴随的优点变得更好理解，所以其将变得更容易领会，其中除非另外指定，否则相似的参考数字贯穿各种视图指代相似的部分：

图1图示了由CMOS（互补金属氧化物半导体）工艺中的寄生结形成的双极放大器；

图2是根据本发明的实施例的闩锁检测和缓解方面的概观；

图3A是图示根据实施例的实现本发明的各方面的示例性系统的框图；

图3B是图示根据另一实施例的实现本发明的各方面的示例性系统的框图；

图4是图示根据实施例的由一对电压下降监视器收集的数据之间的互相关的曲线图；

图5图示了由闩锁检测电路生成的互相关矩阵的实施例；

图6图示了被分割成多个威胁级别或类别的闩锁可能性连续统（continuum）的实施例；

图7是图示用于检测和缓解功率块（power block）系统中的闩锁事件的方法的实施例的流程图；

图8A是图示根据本发明的实施例的示例性有序流水线和示例性寄存器重命名、无序发布/执行流水线两者的框图；

图8B是图示根据本发明的实施例的要包括在处理器中的有序架构核心的示例性实施例和示例性寄存器重命名、无序发布/执行架构核心两者的框图；

图9是根据本发明的实施例的单核心处理器和具有集成存储器控制器和图形的多核心处理器的框图；

图10图示了依照本发明的一个实施例的系统的框图；

图11图示了依照本发明的实施例的第二系统的框图；

图12图示了依照本发明的实施例的第三系统的框图；

图13图示了依照本发明的实施例的片上系统（SoC）的框图；以及

图14图示了根据本发明的实施例的对比将源指令集中的二进制指令转换成目标指令集中的二进制指令的软件指令转换器的使用的框图。

具体实施方式