[发明专利]用于优化GPU线程共享本地存储器访问的装置

说明书

一个实施例提供了一种图形处理器，包括：第一逻辑，与第一执行单元耦合，所述第一逻辑用于接收来自所述第一执行单元的第一单指令多数据(SIMD)消息；第二逻辑，与第二执行单元耦合，所述第二逻辑用于接收来自所述第二执行单元的第二SIMD消息；以及第三逻辑，与共享本地存储器(SLM)的存储体耦合，所述第三逻辑用于接收来自所述第一逻辑的用于访问SLM的所述存储体的第一请求、来自所述第二逻辑的用于访问SLM的所述存储体的第二请求，并且用于在单个访问周期内针对所述第一请求将读取访问调度至读取端口以及针对所述第二请求将写入访问调度至写入端口。

技术领域

实施例总体上涉及图形处理逻辑。更具体地，实施例涉及一种用于通过在图形处理器上执行的线程来优化共享本地存储器访问的装置。

背景技术

图形线程可以使用单指令多数据(SIMD)消息来访问共享本地存储器(SLM)，其中，每个SIMD槽可以寻址SLM区域中的任意位置。为了提供高带宽，SLM已经通常使用多个存储体来实施，每个存储体具有双字(Dword)大小的数据总线。SLM中的每个存储体可以每周期提供高达一个Dword或者四个字节的数据。存储体可以被并行地访问，从而赋予能力以在一个访问周期内访问由SIMD消息中的所有SIMD槽所寻址的所有数据位置。然而，SIMD槽中“存储体冲突”的存在可能减小数据传输的有效带宽。当SIMD消息中的两个或更多个SIMD槽寻址同一SLM存储体时出现存储体冲突。如果每个存储体的访问端口数量小于存储体上冲突的槽数量，则存储体不能在同一周期内服务所有槽，并且需要串行化访问。

附图说明

通过阅读以下说明书和所附权利要求书，并且通过参考以下附图，实施例的各种优点对于本领域技术人员将变得显而易见，在附图中：

图1是具有处理器的计算机系统的实施例的框图，所述处理器具有一个或多个处理器核以及图形处理器；

图2是处理器的一个实施例的框图，所述处理器具有一个或多个处理器核、集成存储器控制器、以及集成图形处理器；

图3是图形处理器的一个实施例的框图，所述图形处理器可以是分立的图形处理单元、或者可以是集成有多个处理核的图形处理器；

图4是用于图形处理器的图形处理引擎的实施例的框图；

图5是图形处理器的另一实施例的框图；

图6是包括处理元件阵列的线程执行逻辑的框图；

图7展示了根据实施例的图形处理器执行单元指令格式；

图8是图形处理器的另一实施例的框图，所述图形处理器包括图形流水线、媒体流水线、显示引擎、线程执行逻辑、以及渲染输出流水线；

图9A是框图，展示了根据实施例的图形处理器命令格式；

图9B是框图，展示了根据实施例的图形处理器命令序列；

图10展示了根据实施例的数据处理系统的示例性图形软件架构；

图11是框图，展示了根据实施例的可以用于制造用于执行操作的集成电路的IP核开发系统；

图12是框图，展示了根据实施例的可以使用一个或多个IP核来制造的示例性芯片上系统集成电路；

图13是框图，展示了芯片上系统集成电路的示例性图形处理器；

图14是框图，展示了芯片上系统集成电路的附加示例性图形处理器；

图15是由不同执行单元对共享本地存储器进行时分复用共享的示例；

图16是根据实施例的共享本地存储器每端口存储体仲裁和调度系统的框图；

图17是根据实施例的针对图形处理器共享本地存储器的每端口存储体仲裁逻辑的流程图；