[发明专利]贴合式SOI晶圆的制造方法

说明书

公开了一种通过彼此贴合其间具有绝缘膜的接合晶圆和基底晶圆而制造贴合式SOI晶圆的方法，所述接合晶圆和基底晶圆每个由单晶硅制成。所述方法包括：在基底晶圆贴合面侧堆积多晶硅层的步骤；研磨多晶硅层表面而得到研磨面的步骤；在研磨面形成热氧化膜的步骤；在接合晶圆贴合面形成绝缘膜的步骤；通过彼此粘合绝缘膜及热氧化膜而彼此贴合接合晶圆及基底晶圆的贴合步骤；薄膜化经贴合的接合晶圆而将SOI层形成薄膜的步骤，其中用电阻率100Ω·cm或以上的单晶硅晶圆作为基底晶圆，形成于研磨面的热氧化膜厚度为15nm或以上，形成于研磨面的热氧化膜表面的RMS为0.6nm或以下，贴合步骤后进行的热处理的最高处理温度为1150℃以下。从而，提供了贴合式SOI晶圆的制造方法，其中通过抑制来自贴合交界面的硼污染的影响，抑制高电阻基板的电阻率降低。

技术领域

本发明涉及贴合式SOI晶圆的制造方法。

背景技术

作为RF(Radio Frequency，高频)装置对应的SOI晶圆，以使基底晶圆的电阻率为高电阻化而予以进行应对。然而，为了对应更进一步的高速化，对应更高的频率成为必要，仅通过已知的高电阻晶圆的使用则变得无法应对。

于此，作为对策，提案有：于SOI晶圆的埋置氧化膜层(BOX层)的紧接下方处，加上具有可使生成的载体消灭的效果的层(载体陷阱层)，因此有必要于基底晶圆上形成用于使在高电阻晶圆中生成的载体再结合的高电阻的多晶硅层。

专利文献1记载：于BOX层与基底晶圆的交界面，形成有作为载体陷阱层的多晶硅层或非晶质硅层。另一方面，于专利文献2也记载：于BOX层与基底晶圆的交界面，形成有作为载体陷阱层的多晶硅层，更进一步，为了防止多晶硅层的再结晶化，限制了多晶硅层形成后的热处理温度。

再者，专利文献3记载：为了制作对应RF装置的SOI晶圆，于比500Ω·cm更大的高电阻率的硅基板上，以0.5～10nm的厚度形成与自然氧化物层相异的介电材料层后，形成多晶硅层。

另一方面，专利文献4记载：于基底晶圆的贴合面之侧形成多晶硅层或非晶质硅层，更进一步记载：作为基底晶圆，使用电阻率为100Ω·cm以上，并且形成多晶硅层的表面的表面粗糙度为2nm以上者。

再者，专利文献5记载：于电阻率为100Ω·cm以上的基底晶圆的贴合面之侧形成多晶硅层或非晶质硅层的步骤之前，于基底晶圆的贴合面之侧形成热氮化膜。

[现有技术文献]

[专利文献]

[专利文献1]日本日本特表2007-507093号公报

[专利文献2]日本特表2013-513234号公报

[专利文献3]日本特表2014-509087号公报

[专利文献4]日本特开2015-60887号公报

[专利文献5]日本特开2015-228432号公报

[发明所欲解决的问题]

发明内容

如同以上，需要有为了使发生于SOI晶圆的BOX层紧接下方(即基底晶圆)处的载体为再结合的载体陷阱层。

将多晶硅层作为载体陷阱层的情况，于基底晶圆成长硅层且研磨，与表面形成有绝缘膜的接合晶圆在室温下贴合后，将接合晶圆薄膜化而成为SOI晶圆，但是在以室温贴合后的SOI晶圆的制造步骤之中，进行例如用于提高贴合交界面的结合强度的结合热处理、用于平坦化薄膜化后的SOI层的表面的平坦化热处理、及用于调整SOI层的膜厚度的牺牲氧化热处理等的热处理。

此时，于在室温下的贴合步骤之前存在于无尘室的环境引起的硼会附着于晶圆，而在贴合步骤之中被封入晶圆的结合面。该硼会在之后的SOI晶圆制造步骤中的热处理中使载体陷阱层扩散，使作为高电阻基板的基底晶圆的电阻率降低。