[发明专利]用于数据移动的设备及方法

说明书

本发明包含用于数据移动的设备及方法。一种实例性设备包含存储器装置，其包含存储器单元的多个子阵列及耦合到所述多个子阵列的感测电路。所述感测电路包含感测放大器及计算组件。所述存储器装置还包含多个子阵列控制器。所述多个子阵列控制器中的每一子阵列控制器耦合到所述多个子阵列中的相应子阵列，且经配置以指示针对存储在所述多个子阵列中的所述相应子阵列中的数据来执行运算。所述存储器装置经配置以将对应于针对存储在所述多个子阵列中的第一子阵列中的数据的运算的结果的数据值移动到所述多个子阵列中的第二子阵列中的存储器单元。

技术领域

本发明大体来说涉及半导体存储器及方法，且更特定来说，涉及用于数据移动的设备及方法。

背景技术

存储器装置通常经提供作为计算机或其它电子系统中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器可能需要电力来维持其数据(例如，主机数据、错误数据等)，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存储器(SRAM)、同步动态随机存取存储器(SDRAM)及晶闸管随机存取存储器(TRAM)以及其它存储器。非易失性存储器可通过在未供电时保留所存储的数据来提供持久数据，且可包含NAND快闪存储器、NOR快闪存储器及例如相变随机存取存储器(PCRAM)、电阻随机存取存储器(RRAM)的电阻可变存储器，以及例如自旋转矩传递随机存取存储器(STT RAM)的磁阻式随机存取存储器(MRAM)，以及其它存储器。

电子系统通常包含多个处理资源(例如，一或多个处理器)，其可检索及执行指令并将所执行指令的结果存储到合适的位置。处理器可包括多个功能单元，例如算术逻辑单元(ALU)电路、浮点单元(FPU)电路及组合逻辑块，例如，其可用于通过执行运算来执行指令，例如“与(AND)”、“或(OR)”、“非(NOT)”、“非与(NAND)”、“非或(NOR)”及“异或(XOR)”，以及对数据(例如，一或多个操作数)的转化(例如，逆)运算。例如，功能单元电路可用于经由多个运算对操作数执行算术运算，例如加法、减法、乘法及除法。

电子系统中的许多组件可涉及于向功能单元电路提供指令以用于执行。例如，可通过例如控制器及主机处理器的处理资源来执行指令。数据(例如，将对其执行指令的操作数)可存储在可由功能单元电路存取的存储器阵列中。在功能单元电路开始对数据执行指令之前，可从存储器阵列检索指令及数据并对其进行排序及缓冲。此外，由于可通过功能单元电路在一或多个时钟周期中执行不同类型的运算，因此指令及数据的中间结果也可被排序及缓冲。

在许多情况下，处理资源(例如，处理器及相关联的功能单元电路)可在存储器阵列外部，且经由处理资源与存储器阵列之间的总线存取数据以执行指令集。在存储器中处理装置中可改进处理性能，其中处理器可经实施在存储器内部或在其附近(例如，直接在与存储器阵列相同的芯片上)。存储器中处理装置可通过减少及消除外部通信来节省时间且还可节省电力。然而，存储器内处理装置的存储体之间及存储体内的数据移动可能影响存储器中处理装置的数据处理时间。

附图说明

图1A为根据本发明的多个实施例的呈包含存储器装置的计算机系统形式的设备的框图。

图1B为根据本发明的多个实施例的存储器装置的存储体区段的框图。

图1C为根据本发明的多个实施例的存储器装置的存储体的框图。

图2为根据本发明的多个实施例说明存储器装置的感测电路的示意图。

图3为根据本发明的多个实施例说明用于向存储器装置的数据移动的电路的示意图。

图4A及4B表示根据本发明的多个实施例说明用于向存储器装置的数据移动的电路的另一示意图。

图5根据本发明的多个实施例电路说明与使用电路执行多个数据移动运算相关联的时序图。

具体实施方式