[发明专利]包含在存储器单元中建立负本体电位的设备及方法

说明书

设备及操作此种设备的方法包含在对存储器单元起始感测操作之前、响应于计时器或在另一存储器单元的存取操作期间，在所述存储器单元的本体中建立负电位。

技术领域

本发明一般来说涉及存储器，且特定来说，在一或多个实施例中，本发明涉及包含例如在执行感测操作之前在存储器单元中建立负本体电位的设备及方法。

背景技术

存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。

快闪存储器装置已开发成用于宽广范围的电子应用的非易失性存储器的普遍来源。快闪存储器装置通常使用允许高存储器密度、高可靠性及低电力消耗的单晶体管存储器单元。通过数据存储结构(例如，浮动栅极或电荷阱)的编程(其通常称为写入)或其它物理现象(例如，相变或极化)，存储器单元的阈值电压(Vt)的改变确定每一存储器单元的数据状态(例如，数据值)。快闪存储器及其它非易失性存储器的常见常用途包含：个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏机、电器、交通工具、无线装置、移动电话及可装卸式存储器模块，且非易失性存储器的用途不断扩大。

NAND快闪存储器是常见类型的快闪存储器装置，所述NAND快闪存储器是针对基本存储器单元配置所布置成的逻辑形式而如此命名的。通常，NAND快闪存储器的存储器单元阵列经布置使得所述阵列的行的每一存储器单元的控制栅极连接在一起以形成存取线，例如字线。所述阵列的列包含在一对选择栅极(例如，源极选择晶体管与漏极选择晶体管)之间串联连接在一起的存储器单元的串(通常称作NAND串)。每一源极选择晶体管可连接到源极，而每一漏极选择晶体管可连接到数据线，例如列位线。在存储器单元的串与源极之间及/或存储器单元的串与数据线之间使用多于一个选择栅极的变化形式为已知的。

附图说明

图1是根据一实施例的作为电子系统的一部分与处理器进行通信的存储器的经简化框图。

图2A到2C是如可用于参考图1所描述的类型的存储器中的存储器单元阵列的部分的示意图。

图3A到3B是如可用于参考图1所描述的类型的存储器中的串联连接存储器单元串的横截面图。

图4A到4F是串联连接存储器单元串的一部分的横截面图，其描绘移动离子的各种状态以供在描述各种实施例时进行参考。

图5A到5B是描绘根据实施例的操作存储器的方法的时序图。

图6A到6B是根据实施例的操作存储器的方法的流程图。

图7是描绘根据一实施例的操作存储器的方法的时序图。

图8是根据一实施例的操作存储器的方法的流程图。

具体实施方式

在以下详细描述中，参考形成本文的一部分的附图，且附图中以图解说明的方式展示特定实施例。在图式中，贯穿数个视图，相同参考编号描述大体上类似组件。可利用其它实施例，且可在不背离本发明的范围的情况下做出结构、逻辑及电改变。因此，不应在限制意义上理解以下详细描述。

假定由于在电介质(例如，二氧化硅(SiO₂))的形成期间的污染，因此阴离子存在于存储器单元的栅极堆叠与隔离电介质之间。这些离子可为移动的，且可在擦除之后或在不进行存取的长的数据保持周期之后被吸收到存储器单元的本体(例如，一些存储器单元结构中的半导体柱)上或其附近作为稳定状态。这些多余离子(例如，在邻近存储器单元的栅极电介质与所述邻近存储器单元的本体之间的界面附近)的浓度可影响存储器单元的有效阈值电压，此可在感测所述存储器单元的既定数据值时导致误差。各种实施例寻求通过在感测所述存储器单元之前(例如，紧接在感测所述存储器单元之前、在周期性基础上或在对其它存储器单元进行存取操作期间)建立负本体电位而减轻此现象。