[实用新型]移位寄存器单元、栅极驱动电路及显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：

输入子电路、输出子电路、放电子电路和降噪子电路；

所述输入子电路分别与输入信号端、第一控制信号端和上拉节点连接，用于在来自所述输入信号端的输入信号的控制下，向所述上拉节点输出来自所述第一控制信号端的第一控制信号；

所述输出子电路分别与时钟信号端、所述上拉节点和输出端连接，用于在所述上拉节点的控制下，向所述输出端输出来自所述时钟信号端的时钟信号；

所述放电子电路分别与所述输入信号端、第一电源端和下拉节点连接，用于在所述输入信号的控制下，向所述下拉节点输出来自所述第一电源端的第一电源信号；

所述降噪子电路分别与所述下拉节点、所述第一电源端、所述上拉节点和所述输出端连接，用于在所述下拉节点的控制下，分别向所述上拉节点和所述输出端输出所述第一电源信号；

其中，所述第一控制信号的电位为第一电位，所述第一电源信号的电位为第二电位。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述放电子电路，包括：第一晶体管；

所述第一晶体管的栅极与所述输入信号端连接，所述第一晶体管的第一极与所述第一电源端连接，所述第一晶体管的第二极与所述下拉节点连接。

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：复位子电路；

所述复位子电路分别与复位信号端、第二控制信号端和所述上拉节点连接，用于在来自所述复位信号端的复位信号的控制下，向所述上拉节点输出来自所述第二控制信号端的第二控制信号，所述第二控制信号的电位为第二电位；

所述放电子电路还与所述复位信号端连接，所述放电子电路还用于在所述复位信号的控制下，向所述下拉节点输出所述第一电源信号。

4.根据权利要求3所述的移位寄存器单元，其特征在于，所述放电子电路包括：第一晶体管和第二晶体管；

所述第一晶体管的栅极与所述输入信号端连接，所述第一晶体管的第一极与所述第一电源端连接，所述第一晶体管的第二极与所述下拉节点连接；

所述第二晶体管的栅极与所述复位信号端连接，所述第二晶体管的第一极与所述第一电源端连接，所述第二晶体管的第二极与所述下拉节点连接。

5.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：第一下拉控制子电路和第二下拉控制子电路；

所述第一下拉控制子电路与所述下拉节点和第二电源端连接，用于在来自所述第二电源端的第二电源信号的控制下，向所述下拉节点输出所述第二电源信号，所述第二电源信号的电位为第一电位；

所述第二下拉控制子电路分别与所述上拉节点、所述下拉节点和所述第一电源端连接，用于在所述上拉节点的控制下，向所述下拉节点输出来自第一电源端的第一电源信号。

6.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入子电路，包括：第三晶体管和第四晶体管；

所述第三晶体管的栅极与所述输入信号端连接，所述第三晶体管的第一极与所述第一控制信号端连接，所述第三晶体管的第二极与第一节点连接；

所述第四晶体管的栅极与所述输入信号端连接，所述第四晶体管的第一极与所述第一节点连接，所述第四晶体管的第二极与所述上拉节点连接。

7.根据权利要求3所述的移位寄存器单元，其特征在于，所述复位子电路，包括：第五晶体管和第六晶体管；

所述第五晶体管的栅极与所述复位信号端连接，所述第五晶体管的第一极与所述第二控制信号端连接，所述第五晶体管的第二极与第二节点连接；

所述第六晶体管的栅极与所述复位信号端连接，所述第六晶体管的第一极与所述第二节点连接，所述第六晶体管的第二极与所述上拉节点连接。