[实用新型]一种功率半导体器件沟槽型耐压环结构

说明书

技术领域

本实用新型涉及半导体功率器件技术领域，具体涉及一种功率半导体器件沟槽型耐压环结构。

背景技术

众所周知，为了提高器件的击穿电压及工作稳定性，除需要自身体内各参数之外，更为重要的是采用合适的终端技术防止由于PN结弯曲而造成的电场集中最终造成器件提早击穿。目前，终端技术主要包含有三类平面终端技术、台面终端技术及复合型终端技术。其中，平面终端技术主要包括：场板(FP)、场限环(FLR)、结终端扩展(JTE)以及横向变掺杂等方式，但不管是结终端扩展技术还是横向变掺杂技术，均增加了PN结的面积，因此会导致漏电流和结电容增大，目前在高压器件中，还有在使用JTE和VLD这两种结构。台面终端技术包括磨角技术和耗尽区腐蚀台面技术，早期主要受到工艺的限制，在磨面处容易形成损伤，使得表面临界击穿电场小于体内，导致其耐压效率降低，以及早期的化学腐蚀使用腐蚀溶液其控制精度低，很难达到理论效果，近几年随着干法腐蚀技术的使用，有效解决了选择比与深度控制以及沟槽填充的问题沟槽刻蚀终端取得了长足的进步。所谓复合终端即在平面终端技术和台面终端技术的基础上所形成的一种终端技术，目前也是终端技术的研究热点。

实用新型内容

有鉴于此，本实用新型的主要目的在于提供一种功率半导体器件沟槽型耐压环结构。

本实用新型实施例提供一种功率半导体器件沟槽型耐压环结构，包括至少一个沟槽型耐压环，每个沟槽型耐压环包括场限环和与所述场限环横向连接的第一栅氧化层、与所述第一栅氧化层横向连接的多晶硅、与所述多晶硅横向连接的第二栅氧化层、与所述第二栅氧化层横向连接的P型主结，所述第一栅氧化层和第二栅氧化层位于所述多晶硅的两侧；所述场限环包括由内到外依次设置的第一场限环和第二场限环。

上述方案中，所述至少一个沟槽型耐压环中相邻的沟槽型耐压环之间设置有间隔宽度。

上述方案中，所述第一场限环和第二场限环的掺杂类型、浓度和结深相同。

上述方案中，所述第一场限环和第二场限环与所述P型主结的掺杂类型相同，但浓度高于所述P型主结的掺杂浓度且结深也大于所述P型主结。

上述方案中，所述第一栅氧化层与P型主结掺杂的类型、浓度和结深相同。

上述方案中，所述多晶硅与所述第五步所形成的第一场限环和第二场限环以及P型主结的类型相反。

本实用新型通过在沟槽两旁设置场限环，将场限环延伸至所述外延层体内，将场限环技术、JTE技术以及沟槽结终端技术相结合组成复合终端结构，优化表面电场和体内电场，避免各技术单独使用时的缺点，提高结终端的耐压效率和降低终端使用尺寸及反向漏电流，同时不会大幅增加设计难度和制作成本。

附图说明

图1是本实用新型的结构剖面示意图。

图中，1为N型重掺杂半导体衬底；2为外延层；3为第一栅氧化层；4 为多晶硅；5为第二氧化层；6为第一场限环；7为第二场限环；8主结区； 9为隔离氧化层；10为金属电极。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

本实用新型实施例提供一种功率半导体器件沟槽型耐压环结构，如图1 所示，包括至少一个沟槽型耐压环，每个沟槽型耐压环包括场限环和与所述场限环横向连接的第一栅氧化层3、与所述第一栅氧化层3横向连接的多晶硅4、与所述多晶硅横向连接的第二栅氧化层5、与所述第二栅氧化层横向连接的P型主结8，所述第一栅氧化层3和第二栅氧化层5位于所述多晶硅 4的两侧；所述场限环包括由内到外依次设置的第一场限环6和第二场限环 7。

所述至少一个沟槽型耐压环中相邻的沟槽型耐压环之间设置有间隔宽度。

所述第一场限环6和第二场限环7的掺杂类型、浓度和结深相同。

所述第一场限环6和第二场限环7与所述P型主结8的掺杂类型相同，但浓度高于所述P型主结8的掺杂浓度且结深也大于所述P型主结8。

所述第一栅氧化层3与P型主结8掺杂的类型、浓度和结深相同。

所述多晶硅4与所述第五步所形成的第一场限环和第二场限环以及P型主结8的类型相反。

本实用新型的具体实施步骤：

1.外延片结构包括N型重掺杂半导体衬底1和N型轻掺杂外延层2；

2.在N型轻掺杂外延层表面形成外围沟槽和有源区内部的沟槽；