[实用新型]一种基于锁相及移相校准合并单元测试仪时钟误差的装置

说明书

技术领域

本发明涉及智能变电站检测技术领域，并且更具体地，涉及一种基于锁相及移相校准合并单元测试仪时钟误差的装置和方法。

背景技术

随着智能变电站建设的深入，智能二次设备的各项指标均大幅提升。为获得高精度的过程层采样数据，对过程层设备的时钟精度提出了新的要求，国家电网公司企业标准《Q/GDW 11015-2013模拟量输入式合并单元检测规范》指出合并单元(MU：Merging Unit)时钟误差中的对时误差在10min内应不大于±1μs,合并单元的守时误差在外部同步信号消失后,至少能在10min内不大于4μs。这就要求二次智能设备的时钟误差在外部时钟正常时必须小于1μs,且在外部时钟丢失时,能在10min的时间内保持4μs的精度。这些指标对智能二次设备提出了很高的要求，按照溯源的要求，作为校验合并单元的设备,合并单元测试仪的对时守时性能至少应比合并单元高2个等级，对合并单元测试仪进行溯源的标准设备所需的精度更高，因此针对合并单元测试仪的对时、守时误差的测试，必须开发高准确度的时钟装置，以满足对合并单元测试仪的相关时间性能的校准。

发明内容

为了解决背景技术存在的缺乏高精度的测试合并单元测试仪的对时、守时误差的装置的技术问题，本发明提供一种基于FPGA锁相及移相校准合并单元测试仪时钟误差的装置，其用于校准合并单元测试仪的对时误差和守时误差，所述装置包括：

标准时钟，其用于输入校准合并单元测试仪时钟误差的标准时钟信号；

第一时钟转换单元，其用于将输入的标准时钟信号转换成PPS信号；

第二时钟转换单元，其用于将待测合并单元测试仪时钟输出模块输出的时钟信号转换成待检测光PPS信号或者电PPS信号；

锁相时钟，其采用FPGA方式，使用高频时钟跟踪第一时钟转换单元和第二时钟转换单元输入的PPS信号并锁相在PPS信号的上升沿；

时钟偏移单元，其用于设定额外时钟偏移，并输出时钟偏移值；

第三时钟转换单元，其用于将时钟偏移单元输出的时钟偏移值转换为IRIG_B码、光PPS信号或者电PPS信号，并将转换后的信号传输至待测合并单元测试仪的时钟输入模块；

显示单元，其用于显示锁相时钟对输入的PPS信号进行锁相以及时钟偏移单元对时钟信号进行偏移后的PPS信号。

IRIG是英文InterRange Instrumentation Group的缩写。IRIG是美国靶场仪器组的简称。IRIG时间标准有两大类：一类是并行时间码格式，这类码由于是并行格式，传输距离较近，且是二进制，因此远不如串行格式广泛；另一类是串行时间码，共有六种格式，即A、B、D、E、G、H。它们的主要差别是时间码的帧速率不同，IRIG-B为其中的B型码。B型码的时帧速率为1帧/s，可传递100位的信息。作为应用广泛的时间码，B型码具用以下主要特点：携带信息量大，经译码后可获得1、10、100、1000c/s的脉冲信号和BCD编码的时间信息及控制功能信息；高分辨率，调制后的B码带宽，适用于远距离传输；分直流、交流两种，具有接口标准化，国际通用等特点，我们常说的IRIG_B码指的就是直流IRIG_B码。

优选地，所述锁相时钟使用的时钟的频率为400MHz。

优选地，所述时钟偏移单元设定的额外时钟偏移的范围是0～100μs。

优选地，所述装置还包括一个时钟信号输出端口，其用于将第二时钟转换单元生成的电PPS信号传输至其他标准设备，从而使其他标准设备接收第二时钟转换单元生成的电PPS信号的同时，接收第三时钟转换单元生成的电PPS信号，以对两路时钟信号进行溯源或者检测。

使用本发明所述的基于锁相及移相校准合并单元测试仪时钟误差的装置校准合并单元测试仪对时误差的步骤如下：

待测合并单元测试仪时钟输出模块将输出时钟信号传输到校准合并单元测试仪时钟误差的装置的第二时钟转换单元；

第二时钟转换单元将接收到的同步时钟信号转换成待检测光PPS信号或者电PPS信号，并通过相应的光口或者电口发送出至锁相时钟；

锁相时钟采用FPGA方式，使用高频时钟跟踪第一时钟转换单元和第二时钟转换单元输入的PPS信号并锁相在PPS信号的上升沿；

锁相后的PPS信号经过时钟偏移单元时，时钟偏移单元设定额外时间偏移并输出时钟偏移值；

输出的时钟偏移值经第三时钟转换单元转换为IRIG_B码、光PPS信号或者电PPS信号后传输至待测合并单元测试仪的时钟输入模块；