[实用新型]一种基于锁相及移相校准合并单元测试仪时钟误差的装置

权利要求书

1.一种基于锁相及移相校准合并单元测试仪时钟误差的装置，其用于校准合并单元测试仪的对时误差和守时误差，所述装置包括：

标准时钟，其用于输入校准合并单元测试仪时钟误差的标准时钟信号；

第一时钟转换单元，其用于将输入的标准时钟信号转换成秒脉冲PPS信号；

第二时钟转换单元，其用于将待测合并单元测试仪时钟输出模块输出的时钟信号转换成待检测光PPS信号或者电PPS信号；

锁相时钟，其采用FPGA方式，使用高频时钟跟踪第一时钟转换单元和第二时钟转换单元输入的PPS信号并锁相在PPS信号的上升沿；

时钟偏移单元，其用于设定额外时钟偏移，并输出时钟偏移值；

第三时钟转换单元，其用于将时钟偏移单元输出的时钟偏移值转换为IRIG_B码、光PPS信号或者电PPS信号，并将转换后的信号传输至待测合并单元测试仪的时钟输入模块；

显示单元，其用于显示锁相时钟对输入的PPS信号进行锁相以及时钟偏移单元对时钟信号进行偏移后的PPS信号。

2.根据权利要求1所述的装置，其特征在于，所述锁相时钟使用的时钟的频率为400MHz。

3.根据权利要求1所述的装置，其特征在于，所述时钟偏移单元设定的额外时钟偏移的范围是0～100μs。

4.根据权利要求1所述的装置，其特征在于，所述装置还包括一个时钟信号输出端口，其用于将第二时钟转换单元生成的电PPS信号传输至其他标准设备，从而使其他标准设备接收第二时钟转换单元生成的电PPS信号的同时，接收第三时钟转换单元生成的电PPS信号，以对两路时钟信号进行溯源或者检测。