[实用新型]基于网络数据深度内容过滤的硬件设备

说明书

技术领域

本实用新型涉及数据过滤技术领域，具体是一种基于网络数据深度内容过滤的硬件设备。

背景技术

随着互联网技术的快速发展，诸如微博、QQ、微信等网络社交平台受到了广大用户的青睐。由于在网络社交平台注册的用户数量巨大，网络社交平台的后台负担较为繁重。加之现在的大部分用于数据过滤的UTM设备基于嵌入式操作系统对报文内容进行过滤，导致内容过滤需要大量的处理时间和资源，造成其数据吞吐率一直是非常不理想的。在此背景下，研究一种高效的，具有内容深度匹配过滤特点的、吞吐量高的网络数据内容深度过滤的硬件设备成为必然。

发明内容

为了克服上述现有技术的缺点，本实用新型提供一种基于网络数据深度内容过滤的硬件设备，其吞吐量高、保密性强，可以实现对报文的深度内容的过滤，适用于多种无线信号，方便多种设备进行接入。

本实用新型是以如下技术方案实现的：一种基于网络数据深度内容过滤的硬件设备，包括FPGA,所述FPGA连接有用于存储FPGA上电初始化代码PROM芯片、用来存储规则表数据的ZBT SRAM芯片、用来缓存网络报文内容的内存模块、用来与RJ45接口对接、完成将物理链路的信号转换成数字信号的PHY芯片以及用于实现和主机交换相关信息的功能接口。

优选的，所述FPGA采用xilinx XC5VLX50T-FF1136器件。

优选的，所述PROM芯片采用XCF08PVO48C PROM芯片。

优选的，所述ZBT SRAM芯片有两片。

优选的，所述内存模块采用DDR2。

优选的，所述PHY芯片有两片，均采用以太网芯片88E1111。

优选的，所述功能接口采用PCI-E 16X接口。

本实用新型的有益效果是：滤设备连接在两个独立的网络之间，达到实现网络数据通信的监控和过滤效果，数据间交换速率高，该设备具有较高的吞吐率，保密性强，可以实现对报文的深度内容的过滤，适用于多种无线信号，方便多种设备进行接入。

附图说明

图1是本实用新型电路原理图。

具体实施方式

如图1所示，一种基于网络数据深度内容过滤的硬件设备，包括FPGA,所述FPGA连接有用于存储FPGA上电初始化代码PROM芯片、用来存储规则表数据的ZBT SRAM芯片、用来缓存网络报文内容的内存模块、用来与RJ45接口对接、完成将物理链路的信号转换成数字信号的PHY芯片以及用于实现和主机交换相关信息功能接口。其中，所述FPGA采用xilinx XC5VLX50T-FF1136器件；所述内存模块采用DDR2；所述ZBT SRAM芯片有两片；所述PHY芯片有两片，均采用以太网芯片88E1111；所述功能接口采用PCI-E 16X接口。

所述PROM芯片用于存储FPGA上电初始化代码：利用现存的一种用于FPGA配置的PROM电路架构。FPGA连接XCF08PVO48C PROM芯片，用INIT_B脚接PROM的OE/RESET脚，FPGA和PROM芯片都有自身的JTAG接口电路，所谓的JTAG链完整性指的是将JTAG连接器、FPGA、PROM的TMS、TCK连在一起，并且保证从JTAG连接器TDI到其TDO之间，形成JTAG连接器的“TDI→(TDI～TDO)→(TDI～TDO)→JTAG连接器TDO”的闭合回路，其中(TDI～TDO)为FPGA或者PROM芯片自身的一对输入、输出管脚。可以根据需要调换FPGA和PROM的位置，使任一个成为链首芯片。在FPGA主串配置模式下，会发现两种不同的连接方式：一种是FPGA在前，PROM在后。即JTAG接口的DTI连接至FPGA的DTI，FPGA的DTO连接至PROM的DTI，PROM的DTO连接至JTAG接口的DTO。另一种是PROM在前，FPGA在后。即JTAG接口的DTI连接至PROM的DTI，PROM的DTO连接至FPGA的DTI，FPGA的DTO连接至JTAG接口的DTO。这两种连接方式都是正确的，但是由于PC机配置JTAG链的时候需要和第一级JTAG设备同步，如果FPGA放在第一级，那么其配置速度较高，导致对PROM配置可能会不稳定，所以推荐的配置是将PROM作为JTAG链的第一级JTAG设备，即上述第二种方式。因此，本设备采取第二种连接方式。