[实用新型]一种绝对电阻产生电路和芯片有效
申请号: | 201720678101.3 | 申请日: | 2017-06-12 |
公开(公告)号: | CN207148683U | 公开(公告)日: | 2018-03-27 |
发明(设计)人: | 方海彬;舒清明 | 申请(专利权)人: | 合肥格易集成电路有限公司;北京兆易创新科技股份有限公司 |
主分类号: | G05F3/26 | 分类号: | G05F3/26 |
代理公司: | 北京润泽恒知识产权代理有限公司11319 | 代理人: | 莎日娜 |
地址: | 230601 安徽省*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 绝对 电阻 产生 电路 芯片 | ||
1.一种绝对电阻产生电路,其特征在于,包括:
第一运算放大器,所述第一运算放大器的反相输入端与第一电压源模块相连,所述第一运算放大器的同相输入端与电流源模块相连;所述第一电压源模块提供恒定的第一电压,所述电流源模块提供恒定的电流;
第一MOS管,所述第一MOS管的第一端与所述第一运算放大器的同相输入端相连,所述第一MOS管的控制端与所述第一运算放大器的输出端相连;
第一电阻模块,所述第一电阻模块的一端与所述MOS管的第二端相连;所述第一MOS管的等效电阻和所述第一电阻模块的电阻作为所述绝对电阻产生电路的第一绝对电阻;
当所述第一MOS管为第一PMOS管时,所述第一电阻模块的另一端与第二电压源模块相连,所述电流源模块接地;所述第二电压源模块提供恒定的第二电压;
当所述第一MOS管为第一NMOS管时,所述电流源模块与所述第二电压源模块相连,所述第一电阻模块的另一端接地。
2.根据权利要求1所述的绝对电阻产生电路,其特征在于,所述第一电阻模块包括第一电阻。
3.根据权利要求1所述的绝对电阻产生电路,其特征在于,还包括:
第二MOS管,所述第二MOS管与所述第一MOS管镜像设置,所述第二MOS管的尺寸与所述第一MOS管的尺寸具有第一预设比例;
第二电阻模块,所述第二电阻模块与所述第二MOS管相连,所述第二电阻模块与所述第一电阻模块镜像设置,所述第二电阻模块的阻值与所述第一电阻模块的阻值具有所述第一预设比例;所述第二MOS管的等效电阻和所述第二电阻模块的电阻作为所述绝对电阻产生电路的第二绝对电阻。
4.根据权利要求3所述的绝对电阻产生电路,其特征在于,所述第二电阻模块包括第二电阻。
5.一种芯片,其特征在于,包括第一电压源模块、第二电压源模块、电流源模块和权利要求1-4中任一项所述的绝对电阻产生电路。
6.根据权利要求5所述的芯片,其特征在于,所述第一电压源模块为带隙基准电压源。
7.根据权利要求5所述的芯片,其特征在于,所述第二电压源模块包括:
第二运算放大器,所述第二运算放大器的反相输入端与所述第一电压源模块相连;
第二PMOS管,所述第二PMOS管的源端与电源相连,所述第二PMOS管的控制端与所述第二运算放大器的输出端相连;
第三电阻模块,所述第三电阻模块的一端与所述第二PMOS管的漏端相连,所述第三电阻模块的另一端与所述第二运算放大器的同相输入端相连,所述第三电阻模块的一端和所述第二PMOS管的漏端提供恒定的第二电压;
第四电阻模块,所述第四电阻模块的一端与所述第三电阻模块的另一端相连,所述第四电阻模块的另一端接地。
8.根据权利要求7所述的芯片,其特征在于,所述第三电阻模块包括第三电阻,所述第四电阻模块包括第四电阻。
9.根据权利要求5所述的芯片,其特征在于,所述电流源模块包括:
第三运算放大器,所述第三运算放大器的反相输入端与所述第一电压源模块相连;
第三PMOS管,所述第三PMOS管的源端与所述第二电压源模块相连,所述第三PMOS管的控制端与所述第三运算放大器的输出端相连;
第五电阻模块,所述第五电阻模块的一端与所述第三PMOS管的漏端相连,所述第五电阻模块的另一端接地,所述第三PMOS管的漏端提供恒定的第一电流。
10.根据权利要求9所述的芯片,其特征在于,所述电流源模块还包括:
第四PMOS管,所述第四PMOS管与所述第三PMOS管镜像设置,所述第四PMOS管的尺寸与所述第三PMOS管的尺寸具有第二预设比例,所述第四PMOS管的漏端提供恒定的第二电流。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于合肥格易集成电路有限公司;北京兆易创新科技股份有限公司,未经合肥格易集成电路有限公司;北京兆易创新科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201720678101.3/1.html,转载请声明来源钻瓜专利网。