[实用新型]NAND闪存的版图结构和NAND闪存芯片

说明书

技术领域

本实用新型实施例涉及存储器技术，尤其涉及一种NAND闪存的版图结构和NAND闪存芯片。

背景技术

NAND闪存是Flash内存的一种，属于非易失性半导体存储器。

众所周知，NAND闪存中有多个排列成阵列的数据块，每个数据块包含多个数据页，每个数据页包含多个存储单元，这些存储单元通常经由一字线(word-line,WL)与一对位线(bit-line,BL)选取。在传统的NAND闪存中，每个数据块对应一个X方向的选通电路(XDEC)和一个译码与高压转换电路，如图1所示。芯片PAD_IO管脚输入的地址通过该译码与高压转换电路转换为相应的高压，此高压与可控电压源共同控制XDEC中开关的导通，从而选中相对应的数据块，并经供电电路译码后完成该选中数据块中相应WL的电压配置。

相应的，图2示出了与图1对应的NAND闪存X方向的版图结构。但是，由于地址译码与高压转换电路中存在很多高压管，而高压管占版图面积较大，因此，如何节约版图面积、提高版图利用率，成为亟待解决的问题。

实用新型内容

本实用新型实施例提供一种NAND闪存的版图结构和NAND闪存芯片，以节省版图面积，提高版图利用率。

第一方面，本实用新型实施例提供了一种NAND闪存的版图结构，所述NAND闪存包括数据块阵列、X方向的选通电路、地址译码与高压转换电路以及可控电压源，

所述数据块阵列中包含依次排列的2N个数据块，其中，N为自然数；

所述数据块阵列的左侧分布有N个选通电路，用于控制数据块阵列中的奇数据块或偶数据块，所述数据块阵列的右侧分布有N个选通电路，用于控制数据块阵列中的偶数据块或奇数据块；

N个地址译码与高压转换电路位于分布在数据块阵列左侧的选通电路的左侧，或者位于分布在数据块阵列右侧的选通电路的右侧，每个地址译码与高压转换电路用于控制一对选通电路，该一对选通电路包括一个位于数据块阵列左侧的选通电路和一个位于数据块阵列右侧的选通电路；

每个地址译码与高压转换电路产生的高压信号和可控电压源产生的信号共同控制与地址译码与高压转换电路相邻的选通电路，以及所述高压信号在版图上横穿数据块阵列控制与地址译码与高压转换电路不相邻的选通电路。

第二方面，本实用新型实施例还提供了一种所述NAND闪存芯片，所述芯片具有上述的NAND闪存的版图结构。

本实用新型实施例通过地址译码与高压转化电路同时连接一对控制奇偶数据块的通断的选通电路，在可控电压源共同控制下，完成对每个数据块的通断控制，实现读写擦等操作，解决了现有技术中由于地址译码与高压转换电路中存在的高压管较多，占用版图面积大的问题，实现了节省版图面积，提高版图利用率的效果。

附图说明

图1是现有技术中的NAND闪存的版图结构的示意图；

图2是现有技术中的NAND闪存的版图结构的部分结构的示意图；

图3是本实用新型实施例一提供的NAND闪存的版图结构的部分结构的示意图；

图4是本实用新型实施例一提供的NAND闪存的版图结构的示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

实施例一

图3是本实用新型实施例一提供的NAND闪存的版图结构的部分结构的示意图，本实施例可应用于NAND存储设备，如NAND闪存芯片，该NAND存储设备包括数据块阵列、X方向的选通电路、地址译码与高压转换电路以及可控电压源，如图3所示，其中：

所述数据块阵列中包含依次排列的2N个数据块，其中，N为自然数；

其中，数据块阵列可以是纵向排布或者横向排布，也可以是多行多列的阵列形式排列，数据块个数优选为偶数个，这样可以提高在编址以及控制信号每一位的利用率。本实用新型实施例中，结合实际使用情况以及生产工艺情况，优选的，数据块阵列按照纵向排列规则，这样有利于选通电路以及地址译码与高压转换电路的布设。

所述数据块阵列的左侧分布有N个选通电路，用于控制数据块阵列中的奇数据块或偶数据块，所述数据块阵列的右侧分布有N个选通电路，用于控制数据块阵列中的偶数据块或奇数据块；