[实用新型]一种信号加减电路

说明书

技术领域

本实用新型涉及电子通信领域，特别是涉及一种信号加减电路。

背景技术

经典的信号加减电路为P型器件与N型器件串联，其利用两个电流源输出电流的差值实现电流的输出，以实现信号的叠加和相减。这种电路控制电流源的信号往往需要通过不同的路径，进而分别控制两个电流源。在处理高速信号时，由互补器件构成的信号加减电路结构可能会由于信号物理路径的差异，造成相位的失真，从而严重影响运算的精度。进一步地，利用互补器件实现信号加减时，其输出摆幅较小，即输出信号的最大值和最小值的差值较小。

如何提高输出摆幅以及避免输出信号失真是本领域技术人员亟待解决的问题。

实用新型内容

本实用新型的目的是提供一种信号加减电路，目的在于解决现有技术中由互补器件组成的信号加减电路的输出摆幅较小以及输出信号失真的问题。

为解决上述技术问题，本实用新型提供一种信号加减电路，其具体方案如下：

包括由相同类型的晶体管组成的差分电路、第一偏置电源以及第二偏置电源；其中，第一晶体管的基极和第二晶体管的基极相连后与第一输入信号正向输入端相连，第三晶体管的基极和第四晶体管的基极相连后与第一输入信号负向输入端相连，第五晶体管的基极和第六晶体管的基极相连后与第二输入信号正向输入端相连，第七晶体管的基极和第八晶体管的基极相连后与第二输入信号负向输入端相连；

所述第一晶体管的集电极和所述第五晶体管的集电极相连后与第一输出端相连，所述第四晶体管的集电极和所述第八晶体管的集电极相连后与第二输出端相连，所述第二晶体管的集电极和所述第七晶体管的集电极相连后与第三输出端相连，所述第三晶体管的集电极和所述第六晶体管的集电极相连后与第四输出端相连；

所述第一偏置电源的一端分别与所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管的发射极相连，另一端接地；

所述第二偏置电源一端分别与所述第五晶体管、所述第六晶体管、第七晶体管以及所述第八晶体管的发射极相连，另一端接地。

可选地，还包括第一阻抗模块、第二阻抗模块、第三阻抗模块以及第四阻抗模块；

其中，所述第一阻抗模块的第一端与所述第一晶体管的集电极相连，第二端与所述第一输出端相连，第三端与所述第五晶体管的集电极相连；所述第二阻抗模块的第一端与所述第二晶体管的集电极相连，第二端与所述第四输出端相连，第三端与所述第七晶体管的集电极相连；所述第三阻抗模块的第一端与所述第三晶体管的集电极相连，第二端与所述第三输出端相连，第三端与所述第六晶体管相连；所述第四阻抗模块的第一端与所述第四晶体管的集电极相连，第二端与所述第二输出端相连，第三端与所述第八晶体管相连；

所述第一阻抗模块、所述第二阻抗模块、第三阻抗模块以及第四阻抗模块均包含2n个所述晶体管，n为正整数。

可选地，所述第一输出端、所述第二输出端、所述第三输出端以及所述第四输出端均与相应负载的一端相连，负载的另一端均与第三电源相连。

可选地，所述第一偏置电源以及所述第二偏置电源均为偏置电流源。

可选地，所述晶体管为NPN型三级管或PNP型三级管。

可选地，所述晶体管为N沟道场效应晶体管或P沟道场效应晶体管。

本实用新型所提供的一种信号加减电路，包括由相同类型的晶体管组成的差分电路、第一偏置电源以及第二偏置电源；每个晶体管的发射极分别与偏置电流源相连接；八个晶体管的集电极分别两两相连后与输出端相连，选择同相相连可以实现信号相加，反相相连可以实现信号相减；八个晶体管的基极分为四组，两两相连后与输入端相连。信号加减电路由相同的器件组成，即可以在单一器件工艺下实现信号加减，避免了信号的失真。利用差分电路可以有效的抑制共模噪声，提高电路精度。可见，本申请有利于提高信号加减电路的输出摆幅，避免输出信号失真。

附图说明

为了更清楚的说明本实用新型实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例所提供的信号加减电路的一种具体实施方式的示意图；

图2为本实用新型实施例所提供的由16个晶体管组成的信号加减电路的一种具体实施方式的示意图。

具体实施方式