[实用新型]一种信号加减电路

权利要求书

1.一种信号加减电路，其特征在于，包括由相同类型的晶体管组成的差分电路、第一偏置电源以及第二偏置电源；

其中，第一晶体管的基极和第二晶体管的基极相连后与第一输入信号正向输入端相连，第三晶体管的基极和第四晶体管的基极相连后与第一输入信号负向输入端相连，第五晶体管的基极和第六晶体管的基极相连后与第二输入信号正向输入端相连，第七晶体管的基极和第八晶体管的基极相连后与第二输入信号负向输入端相连；

所述第一晶体管的集电极和所述第五晶体管的集电极相连后与第一输出端相连，所述第四晶体管的集电极和所述第八晶体管的集电极相连后与第二输出端相连，所述第二晶体管的集电极和所述第七晶体管的集电极相连后与第三输出端相连，所述第三晶体管的集电极和所述第六晶体管的集电极相连后与第四输出端相连；

所述第一偏置电源的一端分别与所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管的发射极相连，另一端接地；

所述第二偏置电源一端分别与所述第五晶体管、所述第六晶体管、第七晶体管以及所述第八晶体管的发射极相连，另一端接地。

2.如权利要求1所述的信号加减电路，其特征在于，还包括第一阻抗模块、第二阻抗模块、第三阻抗模块以及第四阻抗模块；

其中，所述第一阻抗模块的第一端与所述第一晶体管的集电极相连，第二端与所述第一输出端相连，第三端与所述第五晶体管的集电极相连；所述第二阻抗模块的第一端与所述第二晶体管的集电极相连，第二端与所述第四输出端相连，第三端与所述第七晶体管的集电极相连；所述第三阻抗模块的第一端与所述第三晶体管的集电极相连，第二端与所述第三输出端相连，第三端与所述第六晶体管相连；所述第四阻抗模块的第一端与所述第四晶体管的集电极相连，第二端与所述第二输出端相连，第三端与所述第八晶体管相连；

所述第一阻抗模块、所述第二阻抗模块、第三阻抗模块以及第四阻抗模块均包含2n个所述晶体管，n为正整数。

3.如权利要求1所述的信号加减电路，其特征在于，所述第一输出端、所述第二输出端、所述第三输出端以及所述第四输出端均与相应负载的一端相连，负载的另一端均与第三电源相连。

4.如权利要求1至3任一项所述的信号加减电路，其特征在于，所述第一偏置电源以及所述第二偏置电源均为偏置电流源。

5.如权利要求1至3任一项所述的信号加减电路，其特征在于，所述晶体管为NPN型三级管或PNP型三级管。

6.如权利要求1至3任一项所述的信号加减电路，其特征在于，所述晶体管为N沟道场效应晶体管或P沟道场效应晶体管。