[发明专利]一种多个晶体管模块单元测试结构的自动化布局布线

说明书

本发明提供了一种多个晶体管模块单元测试结构的自动化布局布线，以减小版图的面积，提高绘制测试结构版图的效率，改善结构的稳定性，其中所述的引入参数的晶体管模块单元，是由若干个晶体管组成测试结构。所述模块单元提供控制晶体管个数、栅长、栅宽、叉指数等四组参数，修改所述的四组参数，可以调整晶体管的数量和尺寸，模块内部将自动做出相应调整，仍然保持匹配连接关系。所述模块单元中，引出四条金属线，供模块单元与衬垫(PAD)连接。所述测试结构，可以随时调整它的衬垫间距，根据实际版图允许面积，优化与测试晶体管的匹配精确度。所述测试结构，采用完全的上下对称的版图结构，被测晶体管独立引出源(S)、漏(D)衬垫；而栅(G)、衬底(Sub)为所有晶体管共用。所述自动化方法，智能地将被测试晶体管与所对应的衬垫相连接完成布局布线。所述自动化方法，大规模地降低了新工艺下晶体管测试电路与测试结构的实现复杂度，缩短了完成时间，并提高了可靠度。

技术领域

本发明涉及模拟集成电路设计后端，尤其是关于器件测试结构的自动布局布线。

背景技术

集成电路设计包括前端设计和后端设计两个阶段，前端设计负责逻辑实现，通常是使用Verilog/VHDL之类语言，进行行为级的描述。后端设计是指将前端设计产生的门级网表通过EDA设计工具进行布局布线和进行物理验证并最终产生供制造用的GDS文件的过程，其主要工作职责有：芯片物理结构分析、逻辑分析、建立后端设计流程、版图布局布线、版图编辑、版图物理验证、联络晶圆厂并提交生产数据。所谓GDS文件，是一种图形化的文件，是集成电路版图的一种格式。

随着混合信号设计复杂性的日趋增加，开发工艺设计工具包(PDK，ProcessDesign Kit)并建立验证参考流程对于降低昂贵的设计反复所带来的市场风险是非常重要的。一般来说，晶圆厂会根据工艺技术的要求定制PDK的设计组件，每个工艺都会有一套对应的PDK。

PDK是为模拟/混合信号IC电路设计而提供的完整工艺文件集合，是连接IC设计和IC工艺制造的数据平台。PDK的内容包括：器件模型(Device Model)；符号和视图(Symbols&View)；组件描述格式(CDF，Component Description Format)和Callback函数；参数化单元(Pcell，Parameterized Cell)；技术文件(Technology File)；物理验证规则(PV Rule)文件等。

其中参数化单元(Pcell)中的参数指的就是CDF参数，它们的组合能够实现用户定制的所有功能，是PDK的核心部分。实际上，PDK的库就是指所有参数化单元的合集。

总之，如果拥有了经过验证的参数化单元结构、符号及规则等优化集合的PDK，IC设计人员的工作就能从繁琐易错的任务中解脱出来而变得高质量且富有效率。

在传统版图单元库中，只存在MOS晶体管基本单元，版图绘制人员在绘制匹配MOS晶体管时，先调用带参数的MOS晶体管，然后再根据所需测量的MOS晶体管尺寸参数，对每个MOS晶体管的版图单元进行参数设置，接着根据匹配的原则进行布局布线。整个过程从添加MOS晶体管，对它们进行参数设置，在版图中的位置布局，到布线连到衬垫，各个环节都由绘制人员手工完成。若MOS晶体管数量十分庞大或尺寸有所变化，则改动操作非常繁琐，而且还容易在不经意中发生错误。

发明内容

本发明提供了一种多个晶体管模块单元测试结构的自动化布局布线方法，以调入所需测量晶体管的数据并生成版图，减小版图的面积，提高绘制测试结构版图的效率，改善结构的稳定性。

根据本发明的实施例，提供一种多个晶体管模块单元测试结构的自动化布局布线方法，包含有：若干个被测晶体管和衬垫及它们之间的金属连线。

可选的，所述晶体管模块单元的数量，自动生成MOS晶体管并按纵向排列。

可选的，所述晶体管模块单元的栅长、栅宽及叉指数，根据实际版图允许面积，按适当的间隔左对齐排列。