[发明专利]基于纳米片堆叠结构的生化传感器及其制作方法在审
申请号: | 201711398837.6 | 申请日: | 2017-12-21 |
公开(公告)号: | CN109950157A | 公开(公告)日: | 2019-06-28 |
发明(设计)人: | 张青竹;屠海令;魏峰;赵鸿滨;杜军 | 申请(专利权)人: | 北京有色金属研究总院 |
主分类号: | H01L21/56 | 分类号: | H01L21/56;H01L23/31;H01L27/12;G01N27/327 |
代理公司: | 北京北新智诚知识产权代理有限公司 11100 | 代理人: | 刘秀青 |
地址: | 100088 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 生化传感器 堆叠结构 堆叠层 牺牲层 多层 正极 可调电压源 敏感材料层 选择性刻蚀 负极 悬空 电流表 纳米片 阳电极 阴电极 制作 活性薄膜 活性基团 活性试剂 敏感材料 批量制造 灵敏度 电极 低成本 图形化 硅片 衬底 附着 修饰 结尾 清洗 生长 | ||
本发明公开了一种基于纳米片堆叠结构的生化传感器及其制作方法。该生化传感器包括:SOI衬底、通过选择性刻蚀由牺牲层/敏感材料层构成的多堆叠层而形成的具有敏感材料的多层悬空堆叠结构、形成在多层悬空堆叠结构上的阳电极和阴电极、附着在多层悬空堆叠结构表面的以活性基团结尾的活性薄膜;生化传感器工作时,阳电极、阴电极分别与可调电压源的正极以及电流表的负极相连,可调电压源的负极与电流表的正极相连。其制作方法包括:清洗硅片;生长牺牲层/敏感材料层的多堆叠层;图形化多堆叠层;制作电极;选择性刻蚀多堆叠层中的牺牲层部分;活性试剂修饰。本发明的生化传感器成本低、灵敏度和精度高;本发明能够高效、低成本地批量制造生化传感器。
技术领域
本发明涉及一种基于纳米片堆叠结构的生化传感器及其制作方法,属于生化传感器技术领域。
背景技术
生物和化学传感器(生化传感器)在生物医学、化工、环境监测、食品卫生等许多领域具有广泛而重要的应用。不断扩展的应用需求对生化传感器提出了越来越高的性能要求,不仅要选择性好、灵敏度高、分析速度快、成本低,还要具有微型化、集成化、自动化以及可在复杂体系中进行连续在线监测等优点。生化传感器大致可以分为:电阻型、电容型、二极管型、双极型晶体管型以及场效应管型;其中,电阻型生化传感器因其结构简单、精度高、测量范围广、寿命长、以及易于实现微型化等,研究最为广泛和深入。电阻型生化传感器基本原理就是将被测物理量的变化转换成电阻值的变化,再经相应的测量电路显示或记录被测量值的变化。
截至目前,在生化传感器的制作过程中,通常需要制作额外的微流道来提供被测物的承载环境。微流道的制作需要光刻、翻模以及键合等一系列复杂的工艺流程,很大程度上提高了器件设计以及制作的复杂度,增加制作成本。为了降低器件的制作成本同时符合传感器微型化以及集成化的要求,研究人员将目光转向了三维(3D)器件,利用与石墨烯粘附性良好的SU-8光刻胶在非充分曝光下形成的内应力,驱动石墨烯薄膜自组装为具有特定形状的三维(3D)器件。三维(3D)结构使得单位芯片面积内石墨烯与被检测物质的接触反应面积大大增加,提供了更多的附着点供被测物分子吸附和掺杂,从而提高了传感器的整体性能。这种基于SU-8应力层的微管状3D石墨烯传感器具有一个天然的微流道,无需额外制造微流道、密封等装置,降低了器件设计以及制作的复杂度,但是该器件制造难度大,操作性弱,可靠性差,从而限制了其在生化传感器领域的应用。
发明内容
本发明的目的在于提供一种基于纳米片堆叠结构的生化传感器,以克服传统平面二维(2D)生化传感器成本高、灵敏度和精度低等问题。
本发明的另一目的在于提供一种所述生化传感器的制作方法,能够高效、低成本地批量制造微型堆叠式三维(3D)生化传感器。
为实现上述目的,本发明采用以下技术方案:
一种基于纳米片堆叠结构的生化传感器,包括:SOI衬底、通过选择性刻蚀由牺牲层/敏感材料层构成的多堆叠层而形成的具有敏感材料的多层悬空堆叠结构、形成在多层悬空堆叠结构上的阳电极和阴电极、附着在多层悬空堆叠结构表面的以活性基团结尾的活性薄膜;该生化传感器工作时,阳电极、阴电极分别与可调电压源的正极以及电流表的负极相连,可调电压源的负极与电流表的正极相连。
所述牺牲层为锗(Ge)、锗硅(SiGe)等薄膜材料,选择标准是牺牲层的刻蚀液不会对敏感材料层、阳电极以及阴电极产生影响;所述敏感材料层为硅(Si)、银(Ag)等导电薄膜材料;多层指两层或两层以上。其中各牺牲层、敏感材料层的厚度分别为10nm-100μm。
所述阳电极以及阴电极采用铬/金(Cr/Au)、钛/金(Ti/Au)、钯/金(Pd/Au)、钛/铂(Ti/Pt)等常用电极材料制作,其中,铬(Cr)、钛(Ti)、钯(Pd)等粘附层材料的厚度为5nm-30nm,金(Au)、铂(Pt)等导电层的厚度为10nm-1μm。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京有色金属研究总院,未经北京有色金属研究总院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711398837.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种芯片倒装开封方法
- 下一篇:高导热DFN封装器件的制备方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造