[发明专利]单阈值CMOS器件六管SRAM单元上电定值输出方法

说明书

本发明涉及单阈值CMOS器件六管SRAM单元上电定值输出方法，通过调节晶体管参数来确定SRAM单元上电后的初值，确保电路的状态的稳定性，增强电路的可靠性的设计。本发明可以实现CMOS器件六管结构的SRAM单元伴随电源上电而确定固定初始态的作用。实现带有该SRAM单元的大规模集成电路内部线网建立明确的电位，提升器件的可靠性、稳定性。

技术领域

本发明涉及一种利用工艺及设计手段实现单阈值CMOS器件六管结构的静态存储器(SRAM)单元的上电初始化输出为稳定值的设计。更具体的说，本发明涉及利用CMOS电路的加工工艺，调整NMOS器件和PMOS器件的阈值电压，使其在电路上电过程中，通过器件之间的开关竞争，实现SRAM单元上电初值输出为定值，提高带有SRAM单元结构的整体电路内部信号的一致性、稳定性、可靠性。

背景技术

静态存储器SRAM的结构有很多种，常用的有CMOS工艺的五管SRAM和六管SRAM，统一的结构是都包含一个由锁存环结构，该结构伴随着电源上电，输出结果由锁存结构中的NMOS、PMOS开启竞争结果决定，所以，输出结果是随机的。这种随机态，在电路中可能造成内部线网的短路状态，带来电源漏电的危害，在一些较大规模的集成电路中，严重时甚至造成器件的烧毁。所以，对于大规模应用SRAM结构的集成电路而言，例如大规模SRAM型FPGA电路，SRAM的输出初值对电路的影响必须重视，没有稳定的SRAM上电初值，电路将面临巨大的隐形风险，甚至决定着该集成电路设计的成功与否。

目前，对于一些CMOS结构SRAM的初值的控制，可采用调整管子的沟道长度，阈值电压会被稍微调整。短沟道长度的管子的阈值电压略微低于长沟道长度的管子。尽管如此，更好的控制阈值电压的办法是采用不同的掺杂，通过加工工艺手段来调整器件的阈值，理想的方法是采用双阈值CMOS器件进行电路制造，但是，目前国内商用CMOS工艺提供的条件只提供单阈值器件。所以，本发明是在单阈值CMOS工艺条件的基础上，结合器件参数设计上电初态一定的六管SRAM存储器。

发明内容

本发明提供了一种利用工艺及设计手段实现单阈值CMOS器件六管结构的SRAM单元的上电初始化输出为稳定值的作用，以克服大规模SRAM型集成电路上电后初始态随机对整体电路带来的危害。

本发明为实现上述目的所采用的技术方案是：单阈值CMOS器件六管SRAM单元上电定值输出方法，通过调节晶体管参数来确定SRAM单元上电后的初值，包括以下步骤：

通过调节电路中所有NMOS和PMOS晶体管的掺杂浓度调节晶体管开启的阈值电压；调整锁存电路的晶体管沟长和沟宽尺寸；

SRAM单元上电后，当输入数据的晶体管MN2的源极即B端为逻辑“0”，同时晶体管MN3的漏极即BN端为逻辑“1”，控制信号W被充电到vdd电压时，晶体管MN2和MN3处于开启导通状态，即MN2的漏极处于低电平状态，MN3的源极AN端为高电平，晶体管MP0管开启而处于导通状态，输出QN为高电平“1”，引起MN1晶体管打开处于导通状态；此时，SRAM单元中Q即MN1晶体管的漏极为低电平，即MP0和MN0构成的第一反相器的输出端QN输出逻辑信号“1”。

当SRAM单元保存的输出Q为低电平状态，若要在该SRAM中写入Q为高电平的状态，那么，输入数据的晶体管MN2的源极即B端为逻辑“1”，同时晶体管MN3的漏极即BN端为逻辑“0”，控制信号W被充电到vdd电压时，晶体管MN2和MN1，MP1和MN3同时处于导通状态，节点A即MN2晶体管的漏极电压取决于MN2和MN1的导通电阻的分压情况；

Q点电压分压通过MN2和MN1的沟宽W和沟长L的比值确定，QN点电压分压通过MP0和MN3的沟宽W和沟长L的比值确定，使MP0和MN0构成的第一反相器的输出端QN输出逻辑信号“0”。

所述节点A即MN2晶体管的漏极电压取决于MN2和MN1的导通电阻的分压情况具体为：