[发明专利]数据处理

权利要求书

1.一种数据处理设备，包括：

至少一个存储器，被配置用于存储数据；

处理电路，用于访问所述至少一个存储器中的数据；

存储器内置自测MBIST电路，所述MBIST电路具有用于访问所述至少一个存储器的接口，并且被配置用于执行用于测试所述至少一个存储器的至少一个目标存储器单元的测试程序，所述测试程序至少包括将测试数据写入所述目标存储器单元；以及

诊断电路，用于响应于由所述处理电路执行的处理操作而执行诊断程序以生成诊断数据；

其中所述MBIST电路被配置用于控制将由所述诊断电路生成的诊断数据写入到包括所述至少一个存储器的至少一部分的暂时保留的存储器区域中的存储器单元的操作。

2.根据权利要求1所述的设备，其中所述MBIST电路被配置用于执行存储器读取程序，以取回存储在所保留的存储器区域中的数据并将所取回的数据提供给外部接口。

3.根据权利要求2所述的设备，其中所述至少一个存储器被配置用于继续允许所述处理电路访问除所保留的存储器区域中的存储器单元之外的存储器单元。

4.根据权利要求2所述的设备，包括控制电路以保留包括所述至少一个存储器的至少一部分的存储器区域，以存储由执行所述诊断程序的所述诊断电路生成的诊断数据。

5.根据权利要求4所述的设备，其中所述控制电路被配置用于在完成关于所保留的存储器区域的所述存储器读取程序之后释放所保留的存储器区域。

6.根据权利要求1所述的设备，其中

所述至少一个存储器包括高速缓存存储器；并且

所述设备包括高速缓存存储器控制器，以控制到所述高速缓存存储器的数据存储和从所述高速缓存存储器的数据取回。

7.根据权利要求6所述的设备，其中

所述高速缓存控制器被配置用于分配所述高速缓存存储器的多个部分以用于暂时存储对应于更高级别存储器中的地址的数据；并且

所述控制电路被配置用于通过向所述高速缓存控制器指示所述高速缓存存储器的某一存储器区域不可由所述高速缓存控制器分配，来保留所述高速缓存存储器的该存储器区域。

8.根据权利要求7所述的设备，其中

所述高速缓存存储器的多个部分可以包括高速缓存行或路，所述高速缓存行或路各自存储对应于所述更高级别存储器中的一系列连续地址的数据；并且

所述控制电路被配置用于保留一个或多个高速缓存行或路。

9.根据权利要求1所述的设备，包括多个存储器，其中所述控制电路被配置用于选择所述多个存储器中保留存储器区域的存储器。

10.根据权利要求9所述的设备，其中为了根据与所述多个存储器的子集相关的处理操作来存储诊断数据，所述控制电路被配置用于选择除了所述多个存储器的所述子集之外的所述多个存储器中的一个或多个存储器。

11.根据权利要求10所述的设备，包括多种类型的存储器。

12.根据权利要求11所述的设备，其中所述多种类型的存储器包括以下各项中的两种或更多种：

数据高速缓存；

侦听过滤器存储器；

2级高速缓存存储器；

3级高速缓存存储器；

指令高速缓存；

图形数据存储器；

数据紧耦合存储器；

用于分支预测的缓冲器；

用于分支目标的缓冲器；

用于地址转换的缓冲器；以及

指令紧耦合存储器。

13.根据权利要求9所述的设备，包括多个MBIST电路，所述诊断电路通过总线电路连接到所述多个MBIST电路。