[发明专利]一种多处理器协同芯片性能评估系统及方法

权利要求书

1.一种多处理器协同芯片性能评估系统，其特征在于所述系统包括有开短路检测模块、USB通信处理模块、PMU控制模块、信号扫描模块、电压控制模块、频率测量模块、测试指标评估模块、扩展测量模块，其中，

所述开短路检测模块，主要是完成对被测芯片管脚是否接触良好进行检测，系统检测到接触不良的芯片，提示用户重新放置，以确保测试数据的有效性；

所述USB通信模块主要负责上下位机的数据和命令传输，发送系统命令数据和接收PC控制软件发送的命令数据；

所述PMU控制模块，主要用于提供电源及激励信号和电压、电流测量调理信号，测量范围包含加流测压即驱动电流测量电压FIMV、加压测流即驱动电压测量电流FVMI；

所述信号扫描模块，主要由DAC信号量输出单元和OPA运放单元组成，输出电压设置PE芯片的输出通道逻辑接口电平和输入阈值电压，以及电压源的限流控制；

所述电压控制模块，主要包含供电电压输出、烧录电压输出和电压校准基准功能；

所述频率测量模块，频率在0.05Hz~25MHz保证测量精度5ppm，在大于等于1KHz信号测量时间1ms，在小于1KHz信号测量时间为1~2个信号周期；

所述测试指标评估模块，包含连接性检测、电压量测量单元、电流量测量单元、自适应电量调整单元、时钟频率测量单元和数字功能测量单元，连接性检测主要检测被测芯片与系统之间的电气连接特性；电压量测量单元主要提供激励信号电压、输入电压检测；电流量测量单元主要用于提供芯片输出电流测量；时钟频率测量单元使用系统的频率捕捉功能实现对被测芯片的时钟频率进行测量；自适应电压调整单元主要由信号扫描模块组成的高精度信号量供给；数字功能测量单元主要是对被测芯片的功能进行测量；

所述扩展测量模块，主要包含高速IO单元、串行译码单元，通过系统内部的FPGA协处理器完成被测芯片IO的拓展测量和串行接口译码功能。

2.如权利要求1所述的多处理器协同芯片性能评估系统，其特征在于所述开短路检测模块通过电子开关逐次选择被测芯片管脚对应的通道，测试系统控制PMU检测模块将检测端口连接至被测试芯片的电源、地和IO端口，把待测试芯片IO管脚按照奇偶分类，置被测芯片电压为低电平，然后开启PMU检测模块压控电流检测单元，分别置(-100uA~-500uA)和（100uA~500uA）的电流输入至芯片，PMU检测模块控制流控电压单元检测此时电压，如果芯片内部二极管的特性电压范围绝对值在（0.2V~1.2V）内，则认为芯片OS特性良好，否则检测确认仍旧不良，则判断芯片管脚开短路失效。

3.如权利要求1所述的多处理器协同芯片性能评估系统，其特征在于所述PMU控制模块集成有测量和侦测单元，能够自动反馈输出的测量电量，并根据此电量反馈给系统调节输入信号，以满足输出电量信号的准确性和稳定性。

4.如权利要求1所述的多处理器协同芯片性能评估系统，其特征在于所述信号扫描模块采用具有多通道输出的DAC，输出电压范围为0~5V。

5.如权利要求1所述的多处理器协同芯片性能评估系统，其特征在于所述电压控制模块，电路设计输出正负电压，正负电压范围为非对称设计，输出范围-5~10V，通过信号扫描模块输出电压控制，电压分辨率为3.66mV；所述电压控制模块，采用OPA设计，为防止芯片短路故障而引起的测试板整体故障，采用OPA设计加法器，通过DAC控制OPA最大输出电流。

6.如权利要求1所述的多处理器协同芯片性能评估系统，其特征在于所述频率测量模块使用两个32位的计数器在相同的时间内计数，外部计数器使用外部配测信号作为时钟，参考计数器使用内部系统时钟，由门控逻辑控制计数开始和结束的时间点，可以精确测量0.05Hz~25MHz的信号频率。

7.如权利要求1所述的多处理器协同芯片性能评估系统，其特征在于所述扩展测量模块的高速IO模块包含4个ioports模块，32个高速IO通道，IO接口速率大于20MHz；串行译码单元串行接口设备采用同步串行通信模式，通过串行接口配置译码器输出状态和读取译码器输出状态，最高通信速率16Mb/s。