[发明专利]垂直双扩散场效应晶体管及其制作方法

说明书

一种垂直双扩散场效应晶体管包括N型衬底、形成于型衬底上的N型外延、形成于N型外延表面的第一、第二P型注入区、形成于N型外延及第一、第二P型注入区上的P型外延、形成于P型外延层表面且位置分别与第一P、第二P型注入区对应的第一N型注入区与第二N型注入区、形成于P型外延层、第一、第二N型注入区上的氧化硅层、贯穿氧化硅层与第一N型注入区并分别延伸至第一、第二P型注入区中的第一沟槽与第二沟槽、形成于第一及第二沟槽内壁且与氧化硅层连接的氧化硅、贯穿第一与第二沟槽之间的氧化硅层且对应P型外延及第一及第二N型注入区的开口、及形成于第一及第二沟槽中的氧化硅层表面的多晶硅。

【技术领域】

本发明涉及半导体芯片制作技术领域，特别地，涉及一种垂直双扩散场效应晶体管(VDMOS)及其制作方法。

【背景技术】

垂直双扩散场效应晶体管(VDMOS)的漏源两极分别在器件的两侧，使电流在器件内部垂直流通，增加了电流密度，改善了额定电流，单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。

对于功率器件来说，有两个极为重要的参数，一个是导通电阻，另一个是击穿电压。从功率器件在电子设备中的应用来说，希望导通电阻尽可能的小，而击穿电压越高越好。功率器件为了承受高电压，需要采用很厚的低掺杂外延层。通过增加外延层厚度或减小外延层的掺杂浓度，可以提高击穿电压，但这样做的同时却提高了导通电阻，不利于降低器件导通时的功率损耗。由此可见，一般的功率器件很难对导通电阻和击穿电压同时进行优化；也即是说，现有的作为主要功率器件的垂直双扩散场效应晶体管的性能较低。

有鉴于此，有必要提供一种垂直双扩散场效应晶体管及其制作方法，以解决现有技术存在的上述问题。

【发明内容】

本发明的其中一个目的在于为解决上述问题而提供一种垂直双扩散场效应晶体管及其制作方法。

一种N型沟道垂直双扩散场效应晶体管，其包括N型衬底、形成于所述型衬底上的N型外延、形成于所述N型外延表面的第一P型注入区与第二P型注入区、形成于所述N型外延及所述第一、第二P型注入区上的P型外延、形成于所述P型外延层表面且位置分别与所述第一P型注入区与所述第二P型注入区对应的第一N型注入区与第二N型注入区、形成于所述P型外延层、所述第一、第二N型注入区上的氧化硅层、贯穿所述氧化硅层与所述第一N型注入区并延伸至所述第一P型注入区中的第一沟槽、贯穿所述氧化硅层与所述第二N型注入区并延伸至所述第二P型注入区中的第二沟槽、形成于所述第一及第二沟槽内壁且与所述氧化硅层连接的氧化硅、贯穿所述第一与第二沟槽之间的氧化硅层且对应所述P型外延及部分第一及第二N型注入区的开口、及形成于所述第一及第二沟槽中的氧化硅层表面的多晶硅。

在一种实施方式中，所述晶体管还包括第一金属层，所述第一金属层包括第一部分，所述第一部分位于所述第一沟槽远离所述第二沟槽一侧的氧化硅层上且连接所述第一沟槽中的多晶硅。

在一种实施方式中，所述第一金属层还包括第二部分，所述第二部分位于所述第二沟槽远离所述第一沟槽一侧的氧化硅层上且连接所述第一沟槽中的多晶硅。

在一种实施方式中，所述第一金属层还包括第三部分，所述第三部分位于所述开口中。

在一种实施方式中，所述晶体管还包括第二金属层，所述第二金属层形成于所述N型衬底远离所述N型外延的表面。

在一种实施方式中，所述第一及第二P型注入区均为P型高掺杂区域。

在一种实施方式中，所述第一及第二N型注入区均为N型高掺杂区域。

一种N型沟道垂直双扩散场效应晶体管的制作方法包括如下步骤：

提供具有N型外延的N型衬底，在所述N型外延上形成具有两个第一注入窗口的第一光刻胶；

利用所述两个第一注入窗口进行P型离子注入从而在所述N型外延表面形成第一P型注入区与第二P型注入区；