[发明专利]半导体装置结构的形成方法

说明书

本公开提供半导体装置结构及其形成方法。上述方法包含将半导体基底置于物理气相沉积腔室内。上述方法也包含导入等离子体形成气体至物理气相沉积腔室内，其中等离子体形成气体含有含氧气体。上述方法还包含施加射频功率至位于物理气相沉积腔室内的金属靶，以激发等离子体形成气体而产生等离子体。此外，上述方法包含将等离子体导向位于物理气相沉积腔室内的金属靶，使得蚀刻停止层形成于半导体基底上。

技术领域

本公开涉及半导体装置结构及其形成方法，具体涉及半导体装置的蚀刻停止层及其形成方法。

背景技术

半导体集成电路(integrated circuit，IC)产业已历经了快速的成长。集成电路材料及设计的技术的进步造成集成电路世代的产生，每一世代的电路比前一世代更小且更复杂。

在集成电路的发展过程中，通常增加了功能密度(即，每单位芯片面积所内连接的装置的数量)，却降低了几何尺寸(即，工艺中所能制造出的最小元件)。尺寸缩小所带来的好处通常包括提高生产效率及降低相关成本。

然而，上述发展增加了加工及制造集成电路的复杂性。由于结构尺寸持续缩小，工艺难度也随之提高。在半导体装置越来越小的情况下维持半导体装置的可靠度是现有工艺的挑战。

发明内容

根据一些实施例，提供半导体装置结构的形成方法。上述方法包含将半导体基底置于物理气相沉积腔室内。上述方法也包含导入等离子体形成气体至物理气相沉积腔室内，其中等离子体形成气体含有含氧气体。上述方法还包含施加射频功率至位于物理气相沉积腔室内的金属靶，以激发等离子体形成气体而产生等离子体。此外，上述方法包含将等离子体导向位于物理气相沉积腔室内的金属靶，使得蚀刻停止层形成于半导体基底上。

附图说明

本公开的各方面最好的理解方式为阅读以下说明书的详细说明并配合所附附图。应该注意的是，本公开的各种不同特征部件并未依据工业标准作业的尺寸而绘制。事实上，为使说明书能清楚叙述，各种不同特征部件的尺寸可以任意放大或缩小。

图1A至图1G是根据一些实施例，形成半导体装置结构的工艺在不同阶段下的剖面图；

图2A是根据一些实施例，示出物理气相沉积系统的示意图；

图2B是根据一些实施例，示出物理气相沉积系统的示意图；

图2C是根据一些实施例，示出物理气相沉积系统的示意图；

图2D是根据一些实施例，示出物理气相沉积系统的示意图；

图3是根据一些实施例，形成蚀刻停止层的方法流程图。

其中，附图标记说明如下：

100～半导体基底

102～介电层

104～导电部件

106～蚀刻停止层

108～介电层

110～凹陷

112～阻挡层

114～导电层

116～导电结构

200A～物理气相沉积系统

200B～物理气相沉积系统

200C～物理气相沉积系统

200D～物理气相沉积系统

202～隔离挡板

203～工艺腔室

204～功率源