[发明专利]一种基于单SSTL电路产生C_PHY信号的装置

说明书

一种基于单SSTL电路产生C_PHY信号的装置，括集成于FPGA内部的第一SSTL电路和第二SSTL电路，所述FPGA具有供第一SSTL电路输出的第一引脚，所述FPGA具有供第二SSTL电路输出的第二引脚，所述第一引脚后串联有三电平产生及电压调节电路和第一运放电路，所述第二引脚后串联有第二运放电路，所述第一SSTL电路、三电平产生及电压调节电路和第一运放电路共同组成C_PHY信号的HS信号输出端，所述第二SSTL电路和第二运放电路共同组成C_PHY信号的LP信号输出端。本装置能基于FPGA实现C_PHY信号输出，其除了比使用SSD2830占用的FPGA管脚数量少，出相同的C_PHY信号，其采用的IO管脚大大减少，并节省了成本。

技术领域

本发明涉及C_PHY信号技术领域，具体涉及一种基于单SSTL电路产生C_PHY信号的装置。

背景技术

如图1所示，C_PHY信号1个lane有3根信号，对于HS信号，每根信号可以出3种电平，典型值V＝400mV，所以VA＝3/4V＝300mV，VB＝1/2V＝200mV，VC＝1/4V＝100mV。

如图2所示，C_PHY HS信号的差分效果是以VA-VB，VB-VC，VC-VA得到的，其电压范围为-200mV(100mV–300mV)到200mV(300mV–100mV)。

如图3所示，C_PHY HS的差分信号有4种状态，分别是strong 1，weak 0，strong 0，weak 1，其中，strong 1＝200mV；weak 1＝100mV；week 0＝-100mV；strong 0＝-200mV。

MIPI C_PHY是一种新的MIPI接口，可以支持更高速率。但是市场上能出C_PHY信号的芯片种类少，价格昂贵，主要技术由其它公司掌握。

例如市面上的SSD2830C_PHY芯片，一片的单价在50～100$左右，占用FPGA管脚约60只，在一台设备中成本占比高。

如图4所示，FPGA SERDES信号速率高，用于产生C_PHY信号很合适。如：典型的SSTL电路只有两种状态0和1，但对电路进行改进可以使SSTL电路输出具备C_PHY信号的HS信号特性。

发明内容

为解决上述技术问题，本发明提供了一种管脚占用少，且成本低廉的基于单SSTL电路产生C_PHY信号的装置。

本发明的技术方案是：一种基于单SSTL电路产生C_PHY信号的装置，包括集成于FPGA内部的第一SSTL电路和第二SSTL电路，所述FPGA具有供第一SSTL电路输出的第一引脚，所述FPGA具有供第二SSTL电路输出的第二引脚，所述第一引脚后串联有三电平产生及电压调节电路和第一运放电路，所述第二引脚后串联有第二运放电路，所述第一SSTL电路、三电平产生及电压调节电路和第一运放电路共同组成C_PHY信号的HS信号输出端，所述第二SSTL电路和第二运放电路共同组成C_PHY信号的LP信号输出端。

较为优选的，所述三电平产生及电压调节电路包括串联于第VCC与地之间的电阻R1、电阻R2和电阻R3，所述电阻R1一端与VCC连接，另一端与第一引脚连接。

较为优选的，所述第一运放电路包括第一运算放大器U1、电阻R4和电阻R5，所述第一运算放大器U1的正向信号输入端接入至电阻R2和电阻R3之间，所述第一运算放大器U1的反向信号输入端通过电阻R5连接有REF参考源，所述电阻R5的另一端与第一运算放大器U1的输出端之间连接电阻R4。

较为优选的，所述第二运放电路包括第二运算放大器U2和电阻R6，所述第二引脚与第二运算放大器U2的正向信号输入端连接，所述第二运算放大器U2的反向信号输入端通过电阻R6与第二运算放大器U2的信号输出端连接。