[发明专利]动态随机存储单元、动态随机存储器及存储方法

说明书

本发明一种动态随机存储单元、动态随机存储器及存储方法，动态随机存储单元包括：晶体管、第一二极管和第二二极管；晶体管的栅极与地址译码器的字线电连接，晶体管的漏极与地址译码器的位线电连接；位线与电源电压连接；第一二极管正负与第二二极管正负极依次连接；第一节点为第一二极管和第二二极管的一侧连接线与晶体管的源极连接节点；第二节点为第一二极管和第二二极管的另一侧连接线与一节点电压连接节点；动态随机存储器包括地址译码器和动态随机存储单元；动态随机存储器的存储方法包括数据写入和数据读取。本发明动态随机存储单元减少自身功耗，提高了动态随机存储器的数据传输性能。

技术领域

本发明涉及动态随机存储器，具体涉及一种动态随机存单元、动态随机存储器及存储方法。

背景技术

动态随机存储器(Dynamic Random Access Memory，DRAM)建立在一个晶体管(Transistor)和一个电容器(Capacitor)存储单元结构的基础上，通过对DRAM存储单元的晶体管施加电压，对存储单元的电容器充电，并每比特数据存储在电容器中，由于时间的推移，当晶体管关闭时，电容器中的电荷会泄露或者放电，因此电容器中存储的数据必须每预定时间内刷新一次，但每次的刷新将导致系统不必要的能量功耗。

其次，现有技术中电子设备的存储带宽需要快速增加，然而时钟延时器和时钟处理器到DRAM的数据传输器件延时一直保持相对恒定，因此随着电子设备的带宽要求越来越高，现阶段的DRAM的存储速度渐渐无法满足需求。

发明内容

本发明提供一种动态随机存单元、动态随机存储器及存储方法，以至少解决现有技术中的以上技术问题。

本发明一种动态随机存储单元，包括：

晶体管，所述晶体管的栅极与地址译码器的字线(Word line)电连接，所述晶体管的漏极与地址译码器的位线(Bit line)电连接；所述位线与电源电压连接；

其特征在于，所述动态随机存储单元还包括：

第一二极管；

第二二极管，所述第二二极管的正极与所述第一二极管的负极连接到第一节点，所述第二二极管的负极与所述第一二极管的正极连接到第二节点；

所述第一节点连接到所述晶体管的源极；

所述第二节点连接到一节点电压；

其中，所述节点电压与所述电源电压差值的绝对值小于所述第一二极管和所述第二二极管的导通电压。

在一种可实施方式中，还包括：

电流感应放大器(Current-sensing Sense Amplifier)，所述电流感应放大器一端与所述位线连接，所述电流感应放大器另一端与所述第一节点连接，所述电流感应放大器用于感测所述位线和所述第一节点之间的电流并对所述电流进行放大读取。

在一种可实施方式中，所述节点电压具有相当于所述电源电压的一半电压值。

在一种可实施方式中，所述第一二极管和所述第二二极管均包括电荷存储二极管。

本发明一种动态随机存储器，包括：

地址译码器，所述地址译码器包括多条字线和多条位线，所述多条字线和所述多条位线交叉分布形成矩阵，所述位线用于写入和读取数据；

所述动态随机存储器还包括：

如上述可实施方式中任意一个所述动态随机存储单元，所述动态随机存储单元位于所述矩阵内，并且所述动态随机存储单元分别与至少一条所述位线和至少一条所述字线连接。

本发明一种用于如上述可实施方式中所述的动态随机存储器的存储方法，包括：