[发明专利]一种NANDflash后端工艺中空气间隙的制造方法

说明书

技术领域

本发明涉及半导体制造工艺领域，尤其涉及一种NAND flash后端工艺中空气间隙的制造方法。

背景技术

NAND flash是一种flash存储器的一种，其内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案。NAND flash具有容量较大，改写速度快等优点，适用于大量数据的存储。

对于NAND flash，利用F-N Tunneling技术，使编程单元的控制栅和硅衬底之间保持高压而实现编程操作。但是对于非编程单元，控制栅和硅衬底之间需要保持低压而防止编程发生。于是，禁止单元的硅衬底的电势应该控制在一个高的电压。

编程干扰是影响其NAND flash性能的关键问题。但是由于耦合效应的影响，禁止单元的电势降低会引起严重的编程干扰。

在20nm及其以下的NAND flash的工艺制程中，单元与单元之间的干扰已经成为限制NAND flash尺寸向下缩减的主要难点。

此外，位线与位线之间的空气间隙以及后端工艺中金属之间的耦合效应也是影响编程干扰的因素。

现有技术中，为了解决上述问题，采用的做法是在有源区(AA)与有源区(AA)之间引入空气间隙。但是这种空气间隙技术难度大，不易进行操作。

因此，亟需一种适用于20nm及其以下工艺制程，有效降低位线与位线之间耦合效应，降低编程干扰的后端工艺中制造空气间隙的方法，而目前关于这种方法还未见报道。

发明内容

本发明的目的是针对现有技术中的不足，提供一种NAND flash后端工艺中空气间隙的制造方法。

为实现上述目的，本发明采取的技术方案是：

一种NAND flash后端工艺中空气间隙的制造方法，包括以下步骤：

步骤S1、提供一具有金属互连结构的半导体衬底，所述半导体衬底具有单元区和外围区；

步骤S2、形成第一介质层，所述第一介质层覆盖在所述半导体衬底的上表面；

步骤S3、形成图案化的第一掩膜层，使所述第一掩膜层覆盖在所述第一介质层的上表面；

步骤S4、刻蚀所述第一介质层，以在所述第一介质层中形成第一通孔；

步骤S5、刻蚀所述半导体衬底，以在所述半导体衬底中形成第二通孔；

步骤S6、去除所述第一掩膜层，形成第二介质层，使所述第二介质层覆盖在所述第一介质层的上表面以及填充所述第一通孔，使所述第二通孔成为空气间隙。

优选的，所述步骤S3中，所述外围区上方的所述第一掩膜层的开口大于所述单元区上方的所述第一掩膜层的开口。

优选的，所述步骤S4中，所述外围区上方的所述第一介质层中的所述第一通孔的尺寸大于所述单元区上方的所述第一介质层中的所述第一通孔的尺寸。

优选的，所述第二介质层的材料为低介电常数物质、氧化硅或氮氧化硅中的一种或几种的组合。

优选的，所述步骤S4中，利用干法刻蚀对所述第一介质层进行刻蚀。

优选的，所述步骤S5中，利用干法刻蚀对所述半导体衬底进行刻蚀。

优选的，所述制造方法还包括以下步骤：

步骤S7、形成图案化的第二掩膜层，使所述第二掩膜层覆盖在所述第二介质层的上表面；

步骤S8、刻蚀所述第二介质层，以在所述第二介质层中形成第三通孔；

步骤S9、去除所述第二掩膜层。

优选的，所述步骤S7中，仅在所述外围区上方的所述第二掩膜层具有开口。

优选的，所述步骤S8中，在所述外围区上方，所述第三通孔位于所述第一通孔内。

优选的，所述步骤S8中，在所述外围区上方，所述第三通孔的尺寸小于所述第一通孔的尺寸。

本发明采用以上技术方案，与现有技术相比，具有如下技术效果：

本发明的一种NAND flash后端工艺中空气间隙的制造方法，通过在半导体衬底上层的介质层形成虚拟通孔，并通过刻蚀以及双重图形化，使得单元区金属互连结构两两之间出现空气间隙；利用金属互连结构之间的空气间隙替代原有的有源区之间的空气间隙，这种新的空气间隙结构能够有效降低位线与位线之间的耦合效应，从而降低存储单元与存储单元之间的编程干扰；降低了工艺节点继续向下缩减的难度；利用金属空隙技术能够降低有源区空隙技术的工艺难度。

附图说明

附图1是本发明的的一个优选实施例的空气间隙制造方法的流程图。

附图2-8是本发明的一个优选实施例的空气间隙制造方法的结构过程图。

具体实施方式