[发明专利]一种基于FPGA的自主可控PCI总线控制器

权利要求书

1.一种基于FPGA的自主可控PCI总线控制器，其特征在于包括：本地数据总线模块(1)、奇偶校验模块(2)、地址命令锁存模块(3)、基地址检查模块(4)、读状态模块(5)、写状态模块(6)、配置空间模块(7)、低位地址逻辑模块(8)和中断控制模块(9)；

工作模式分为两个部分，一部分是PCI配置读写，指接收上位机配置读写命令，向上位机反馈PCI设备的基本信息，并向上位机申请访问空间大小及类型，控制器的逻辑设计满足模式的需求，并记录基地址；另一部分是用户操作模式，包括：IO读写和存储器读写，以及中断操作；

PCI总线控制器所在的PCI总线系统上电后，上位机向PCI总线控制器发送配置读写命令，首先由地址命令锁存模块(3)对地址信息进行锁存，基地址检查模块(4)对命令字进行解析和判读，当为配置读写时，启动读状态模块(5)或者写状态模块(6)，并将配置空间模块(7)开放，向上位机反馈PCI控制器基本配置信息，并记录各访问空间的基地址，供用户读写时基地址检查模块(4)使用；

上位机完成配置读写后，即可向PCI总线控制器进行用户操作；用户操作时，用配置读写操作类型，基地址检查模块(4)的命令字与配置读写不同，因此基地址检查模块(4)启动的是用户操作，基地址检查模块(4)接收到地址后与配置读写后的地址进行对比，确定上位机访问的空间，并启动读状态模块(5)或者写状态模块(6)，读状态模块(5)或者写状态模块(6)根据PCI总线信号给出局部总线控制信号，包括：读有效或写有效，同时向局部端输出或读入数据。

2.根据权利要求1所述的一种基于FPGA的自主可控PCI总线控制器，其特征在于所述本地数据总线模块(1)的功能为：依据PCI总线协议，实现数据总线由PCI总线到局部总线的转换；根据地址命令锁存模块(3)译码出的结果，确定读写操作，设计数据总线输入接口和数据总线输出接口，以方便局部端设备使用。

3.根据权利要求1所述的一种基于FPGA的自主可控PCI总线控制器，其特征在于所述奇偶校验模块(2)的功能为：按照PCI总线协议，对数据地址总线和命令字进行数据偶校验；在地址段后一个时钟，校验信号稳定并有效。对于数据段，在写数据传输中，校验信号在IRDY#有效后一个时钟稳定并有效；而对于读数据传送中，校验信号在TRDY#有效后一个时钟稳定并有效；一旦PAR有效后，它保持有效直到当前数据段完成后一个时钟。

4.根据权利要求1所述的一种基于FPGA的自主可控PCI总线控制器，其特征在于所述地址命令锁存模块(3)功能为：从PCI总线上获得地址和命令字，地址作为局部总线地址，同时将地址和命令字给基地址检查模块(4)进行检查。

5.根据权利要求1所述的一种基于FPGA的自主可控PCI总线控制器，其特征在于所述基地址检查模块(4)功能为：根据地址命令锁存模块(3)和配置空间模块(7)反馈的信息，确定PCI总线上的地址和命令字的合法性；根据命令字选择向读状态模块(5)或者写状态模块(6)发送启动命令。

6.根据权利要求1所述的一种基于FPGA的自主可控PCI总线控制器，其特征在于所述读状态模块(5)的功能为：根据基地址检查模块(4)提供的命令字和地址信息和PCI总线控制信号，完成读操作；读操作模式包括：配置读、存储器读以及IO读。

7.根据权利要求1所述的一种基于FPGA的自主可控PCI总线控制器，其特征在于所述写状态模块(6)的功能为：根据基地址检查模块(4)提供的命令字和地址信息和PCI总线控制信号，完成写操作；写操作模式包括：配置写、存储器写以及IO写。

8.根据权利要求1所述的一种基于FPGA的自主可控PCI总线控制器，其特征在于所述配置空间模块(7)的功能为：配合读状态模块(5)和写状态模块(6)完成PCI总线配置读写，配置空间的配置信息通过参数的形式提供，用户通过简单地修改参数即可完成访问空间申请和空间类型的确定。