[发明专利]半导体器件及制造其的方法

说明书

一种制造半导体器件的方法。单元区域和核心区域被限定在衬底中。设置在单元区域中的位线结构被提供。设置在核心区域中的栅极结构被提供，以及设置在栅极结构上的核心盖膜被提供。核心盖膜的高度大于位线结构的高度。第一接触膜在位线结构上被形成。第二接触膜在核心盖膜上被形成。掩模在第一接触膜上被形成。核心盖膜的上表面使用掩模被暴露。第一接触膜使用蚀刻工艺被蚀刻直到第一接触膜的高度变得小于位线结构的高度。在蚀刻工艺中，对于第一接触膜的蚀刻速率大于对于位线结构和核心盖膜的蚀刻速率。

技术领域

本发明构思的示例实施方式涉及半导体器件及制造其的方法。

背景技术

随着半导体存储元件变得高度集成，各电路图案的宽度变得更为精细以便在预定区域中容纳更多的半导体元件。电路图案这样的小型化会在半导体元件制造工艺中导致许多问题。

能形成在半导体存储元件的单元区域中的位线会由于其凸起形状而更加受蚀刻工艺影响，并且会在核心区域与其中形成位线的单元区域之间产生台阶差。

该台阶差会对确保用于单元区域和核心区域的工艺余量带来额外的挑战，并且会使诸如布线工艺的后续工艺困难。

发明内容

根据本发明构思的一示例性实施方式，一种制造半导体器件的方法包括在衬底中限定单元区域和核心区域。该方法还包括提供设置在单元区域中的位线结构、设置在核心区域中的栅极结构以及设置在栅极结构上的核心盖膜。设置在栅极结构上的核心盖膜的高度大于位线结构的高度。该方法还包括在位线结构上形成第一接触膜、在核心盖膜上形成第二接触膜、在第一接触膜上形成掩模、以及使用掩模暴露核心盖膜的上表面。该方法还包括使用蚀刻工艺蚀刻第一接触膜直到第一接触膜的高度小于位线结构的高度。对于第一接触膜的蚀刻速率大于对于位线结构和核心盖膜的蚀刻速率。

根据本发明构思的一示例性实施方式，一种制造半导体器件的方法包括在衬底中限定单元区域和核心区域。该方法还包括提供设置在单元区域中的位线结构、设置在核心区域中的栅极结构以及设置在栅极结构上的核心盖膜。设置在栅极结构上的核心盖膜的高度大于位线结构的高度。该方法还包括在位线结构和核心盖膜上形成接触膜。形成在位线结构上的接触膜的高度大于核心盖膜的高度。接触膜使用蚀刻工艺被蚀刻直到接触膜的高度变得小于位线结构的高度。对于接触膜的蚀刻速率大于对于位线结构和核心盖膜的蚀刻速率。着落垫(landing pad)在位线结构和接触膜上形成。位线多晶硅在核心盖膜上形成。电容在着落垫上形成。

根据本发明构思的一示例性实施方式，一种制造半导体器件的方法包括在衬底中限定单元区域和核心区域。该方法还包括提供设置在单元区域中的位线结构、设置在核心区域中的栅极结构以及设置在栅极结构上的核心盖膜。设置在栅极结构上的核心盖膜的高度大于位线结构的高度。该方法还包括在位线结构上形成第一接触膜、在核心盖膜上形成第二接触膜、以及在第一接触膜上形成掩模。第一接触膜使用蚀刻工艺被蚀刻直到第一接触膜的高度小于位线结构的高度。对于第一接触膜的蚀刻速率大于对于位线结构和核心盖膜的蚀刻速率。

根据本发明构思的一示例性实施方式，一种半导体器件包括设置在衬底上的多个位线结构。位线结构的每个包括单元绝缘膜、位线导电膜、位线盖膜和位线间隔物。半导体器件还包括设置在所述多个位线结构之间的掩埋接触。掩埋接触与有源区域的至少一端直接接触。半导体器件还包括设置在衬底中的元件隔离膜。半导体器件还包括从所述多个位线结构的一部分的位线导电膜延伸的直接接触。半导体器件还包括设置在衬底上的栅极结构以及设置在栅极结构上的核心盖膜。有源区域的大体中央部分通过直接接触连接到位线结构。所述多个位线结构的高度与核心盖膜的高度基本相同。

附图说明

通过参照附图详细描述本发明构思的示例性实施方式，本发明构思的以上和另外的特征将变得更加明显，附图中：

图1是根据本发明构思的一示例性实施方式的半导体器件的布局图。

图2是根据本发明构思的一示例性实施方式的图1的区域“R”的放大图。