[发明专利]一种用于叉指状栅GOI结构漏电点精确定位的方法

说明书

本发明提供一种叉指状栅GOI结构失效点定位方法，包括：提供集成电路芯片样品；逐层剥离集成电路各层直至暴露出源极/漏极接触顶部；刻蚀去除源极/漏极接触中的导电材料；采用电压衬度分析法，利用聚焦离子束(FIB)切割的方法，逐步定位栅极氧化层的失效点。通过去除源极/漏极接触中的导电金属，有效规避了FIB切割时源极/漏极接触(S/D CT)对电压衬度的干扰，进而实现栅极氧化层的漏电点(失效点)的精确定位，提高栅极氧化层可靠性失效分析的成功率。

技术领域

本发明涉及一种集成电路失效分析的方法，尤其涉及一种用于叉指(finger)状栅极GOI结构漏电点(失效点)精确定位的方法。

背景技术

在半导体集成电路的生产过程中，对其上的器件进行失效分析(FailureAnalysis，FA)可发现并纠正设计和生产中的缺陷，这对提高生产效率、改善制造工艺的可靠性和稳定性起到十分重要的作用。在失效分析中，失效位置的精确定位至关重要，通过电压衬度(VC)观测来定位失效点是失效分析中普遍采用的方法之一。电压衬度观测的原理是基于电子束辐照下的差异来分辨出异常点的，如通常1kV下亮的电压衬度代表接地，而暗的电压衬度则代表浮置。如图1所示，暗的栅极01表示栅极01与有源区(AA)不存在电连接；栅极氧化层存在失效点时，栅极02与有源区(AA)之间存在电连接，栅极02呈现为亮的栅极。

随着集成电路的不断发展，特征尺寸越来越小，半导体器件的栅极氧化层厚度越来越薄，其质量和可靠性变得越来越重要，一旦栅极氧化层失效，则导致器件的整体失效。因此栅极氧化层完整性(GOI)测试以及失效位置的精确定位变得十分重要。采用电压衬度进行栅极氧化层失效分析中，正常的MOS栅极结构由于其下方有绝缘氧化层(GOX)层存在使其浮置而呈现出暗的电压衬度，若由于GOX异常导致栅极与更下方的衬底接触，则会引起异常的亮的电压衬度。因此对于块状的栅极氧化层完整性(GOI)结构，可以通过聚焦离子束(FIB)逐步切分来最终定位到尽量小范围的失效位点，如图2所示。图2的图片11-14示出了逐步定位栅极氧化层失效点位置的示意图，图片11中，整块栅极的电压衬度较亮，显示为异常。通过FIB将该块状GOI结构切分为图片12中的上下两部分，可发现失效点在图片12的下半部分；将图片12的下半部分进一步用FIB切割为上下两部分，如图片13所示，可发现失效点定位在最下面的部分中；进一步通过FIB切割最下部分为左右两部分，如图片14所示，可将失效点最终定位在块状栅极的右下角的部分。通过进一步分析，如图15和16，可最终将失效点定位在失效STI和栅极氧化层接触的边缘的绝缘层漏电。

然而对于叉指(finger)状栅极结构，通常在其周围会紧密地布局有多个源级/漏极接触(S/D CT)，这些源级/漏极接触的一般是连接在衬底上。这些很窄的叉指结构导致在用传统的切割方法定位时，几乎无法避免会使切割后的栅极氧化层结构连到S/D CT，造成切割后各段分离的栅极氧化层结构均呈现出同一衬度而使得定位失败。

发明内容

为了有效规避FIB切割时源极/漏极接触(S/D CT)对电压衬度的干扰，进而实现栅极氧化层的漏电点(失效点)的精确定位，提高栅极氧化层可靠性失效分析的成功率。

本发明提供一种改进的集成电路栅极氧化层失效分析的方法。更具体的，提供一种叉指状栅极GOI结构失效点定位方法，包括：提供集成电路芯片；逐层剥离集成电路各层直至暴露出源极/漏极接触的顶部；刻蚀去除源极/漏极接触的导电材料；采用电压衬度分析法，并结合聚焦离子束(FIB)切割方法，逐步定位栅极氧化层的失效点。

所述的电压衬度分析中，栅极氧化层不存在失效点时，栅极呈现出暗的电压衬度；栅极氧化层存在失效点时，相应栅极呈现出亮的电压衬度。

所述结合FIB切割的方法，逐步定位栅极氧化层的失效点，具体为：确定显示出亮的电压衬度的存在栅极氧化层失效点的缺陷区域；通过FIB将该缺陷区域切割为两部分；循环上述过程，直至缺陷区域缩小到预定的范围，以分析具体的失效原因。

所述的刻蚀为化学刻蚀法。