[发明专利]一种新型栅极结构的功率MOS器件制造方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种新型栅极结构的功率MOS器件制造方法。

背景技术

目前，功率MOS管广泛使用图1的沟槽型结构，该结构在重掺杂的第一类杂质的上面通过外延生长轻掺第一类杂质的层，然后在其上面通过后续半导体工序，加工沟槽型MOS器件。随着应用领域要求的不断提高，或不断追求利润最大化，需要不断降低栅极氧化层厚度，以达到降低开启电压，从而满足应用的要求。

该型器件的加工工序，通常流程为先进行重掺杂的栅极加工，再进行后续高温的基区及源极扩散。当栅极氧化层厚度较薄时，后续的高温过程会使栅极的重掺杂质穿过栅氧，进入到沟道区。这些不稳定的掺杂会导致器件的开启电压不稳定，甚至影响器件的漏电及可靠性，特别是栅极使用的是穿透性较强的小原子时(如硼)，这种不稳定现象更为严重。

发明内容

针对上述问题，本发明提供一种新型栅极结构的MOS器件制造方法，应用于半导体制造领域，其中，提供一硅衬底，所述硅衬底漏极区域存在第一类杂质的重掺杂，还包括以下步骤：

步骤S1、于所述第一类杂质的重掺杂层表面形成一外延层；

步骤S2、于所述外延层表面形成一第一掩膜层，图案化所述第一掩膜层，于预定位置形成工艺窗口；随后，通过所述第一掩膜层对所述重掺杂层进行刻蚀；

步骤S3、去除所述第一掩膜层，在所述外延层表面依次淀积一第一氧化层、一SiN层、一第二氧化层、一多晶硅层；

步骤S4、对所述多晶硅层进行第一类杂质的超重掺杂；

步骤S5、对所述多晶硅层进行退火，随后，刻蚀所述多晶硅层，至暴露所述外延层；

步骤S6、于预定位置形成基区和源区；

步骤S7、于所述外延层和所述多晶硅层表面形成一层间介质层，于所述层间介质层内形成接触孔；

步骤S8、通过所述接触孔对所述层间介质层进行离子注入；

步骤S9、对所述接触孔内壁和所述层间介质层表面溅镀一金属层；

步骤S10、对所述金属层进行光刻与刻蚀，形成栅极结构。

其中，所述第一类杂质所用离子为硼或砷。

其中，所述外延层为所述第一类杂质的轻掺杂层。

其中，所述第二氧化层采用低压淀积的方式形成。

其中，所述形成基区和源区的方法包括：

步骤S61、于所述外延层表面和所述多晶硅层表面形成一第二掩膜层，图案化所述第二掩膜层，于预定位置形成工艺窗口，

步骤S62、通过所述第二掩膜层对所述外延层进行第二类杂质的轻掺杂，随后，去除所述第二掩膜层；

步骤S63、于所述外延层表面和所述多晶硅层表面形成一第三掩膜层，图案化所述第三掩膜层，于源区位置形成工艺窗口，

步骤S64、通过所述第三掩膜层对所述外延层进行第一类杂质的轻掺杂，随后，去除所述第三掩膜层。

其中，所述接触孔的形成包括：

步骤S71、于所述外延层表面和所述多晶硅层表面形成一层间介质层

步骤S72、于所述层间介质层表面形成一第四掩膜层，图案化所述第四掩膜层，于预定位置形成工艺窗口；

步骤S73、通过所述第四掩膜层对所述层间介质层和所述外延层进行刻蚀，形成接触孔。

其中，所述栅极结构包括：栅极、源极、漏极、栅极沟槽。

其中，所述栅极沟槽包括：

一第一氧化层；

一SiN层，覆盖于所述第一氧化层上；

一第二氧化层，覆盖于所述SiN层上；

一多晶硅层，覆盖于所述第二氧化层上。

有益效果：通过优化栅极结构阻断栅极杂质向沟道区扩散，稳定开启电压和关断电压，减少栅源漏电，提高器件的稳定性及可靠性。

附图说明

图1现有技术的沟槽型结构；

图2～10本专利各步骤形成的结构示意图；

图11本专利流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。