[发明专利]防止系统芯片的非易失性存储器被复制的方法

说明书

本发明公开了一种防止系统芯片的非易失性存储器被复制的方法，包括：(a)输入一写入地址信号至一写入地址判断逻辑；(b)判断该写入地址信号为特定地址范围的下界或上界，以产生一选择码信号；(c)将该选择码信号输入至一复用器；(d)输入一随机数产生器所产生的随机数信号至复用器；以及(f)输入随机数信号至非易失性存储器，以写入该非易失性存储器的特定地址范围。

技术领域

本发明关于一种系统芯片的技术，特别涉及一种防止系统芯片的非易失性存储器被复制的方法。

背景技术

整合在系统单芯片(System on Chip；SoC)中的非易失性存储器可以储存程式或资料，在断电后该程式或资料仍能保存于非易失性存储器中，重新启动电源后该系统单芯片仍能依照保存于非易失性存储器中的内容执行相同的功能。

使用者可以使用相同型号的系统单芯片，依照不同需求开发储存于非易失性存储器内的程式或资料。如果储存于非易失性存储器内的程式或资料被他人取得，则他人可用相同的程式或资料复制相同功能的系统单芯片，这是使用者不愿意发生的事。

目前现有许多保护、防止刺探或读出储存于非易失性存储器内的程式或资料的方法，仅止于对系统单芯片本身的物理防护；如果从程式或资料的原始来源窃取，则所有现有的物理防护都是无效的。其它方法，例如在芯片中加入实体不可复制功能(PhysicallyUnclonable Function:PUF)的加密保护设计(例如专利公告号I488477)，则需要特殊制程(例如专利公告号I571906)、或特殊设计(例如专利公开号201734879)。

鉴于上述习知技术的缺点，本发明提供一种崭新的防止系统芯片的非易失性存储器被复制的方法以克服上述缺点。

发明内容

有鉴于此，本发明的主要目的在于提供一种防止系统芯片的非易失性存储器被复制的方法。

本发明提出在系统单芯片中的非易失性存储器的特定地址范围，强迫限制写入且只能写入随机数的方法。因此，不同系统单芯片会因为该特定地址范围的资料不同，而有物理本质上的差异，形成无法完全被复制的绝对性的物理性障碍。

上述非易失性存储器的写入方法是由本发明的非易失性存储器控制器来完成，该控制器可由芯片中的逻辑电路来实现，且必须被设计为完全无法被程式控制。该控制器可以自动侦测写入地址是否在特定地址范围，若是落在范围内，则自动选用随机数产生器的输出作为写入资料，若是落在范围外，则可与一般的非易失性存储器控制器相同，选用系统母线的写入资料信号作为写入资料。

在本发明之中，可以设计相对较大的非易失性存储器的特定地址范围，并且选择所产生的随机数来源特性相对较好的随机数产生器，则特定地址范围内资料重复的机率可以降至可以忽略的水准。

为达到上述目的，本发明的技术方案是这样实现的：

一种防止系统芯片的非易失性存储器被复制的方法，包括(a)输入一写入地址信号至一写入地址判断逻辑；(b)于该写入地址判断逻辑之中判断该写入地址信号为特定地址范围的下界或上界，以产生一选择码信号；(c)将该选择码信号输入至一切换装置，以控制该切换装置的一选择端；(d)输入一随机数产生器所产生的随机数写入资料信号至该切换装置的该选择端；以及(f)输入该随机数写入资料信号至该非易失性存储器，以写入该非易失性存储器的特定地址范围。

根据本发明的另一观点，其中该系统芯片包含一处理单元、随机数产生器、一非易失性存储器控制模块、非易失性存储器以及一母线控制器。

根据本发明的一观点，上述非易失性存储器控制模块耦接非易失性存储器以及随机数产生器。

在另一观点之中，非易失性存储器控制模块包含切换装置、写入地址判断逻辑以及一非易失性存储器控制器。其中该切换装置包含至少一复用器，而复用器包含一输入端、一输出端以及2个选择端。