[发明专利]一种低功耗小面积大增益的新型TDA电路

说明书

技术领域

本发明主要涉及面向PUF等应用的TDA (time difference amplifier)电路设计领域，具体是一种基于电流饥饿型延迟单元结构设计的TDA电路。

背景技术

随着制造工艺的进步，片上电源电压越来越低，MOS晶体管的漏电流越来越大，因此模拟电路或者说数模混合电路的设计越来越困难。于是利用数字电路在时域对信号的处理变得越来越重要，逐渐取代模拟电路在频域对信号处理的地位。而许多传统的模拟电路模块也正在逐步的被数字电路模块取代，其中典型的代表是基于TDC的DPLL，取代了传统的基于CP的模拟PLL，同时TDC也被广泛的应用于时域中的时间间隔测量，而为了提高测量精度，TDA被引入对微弱的时间间隔进行预放大，然后利用TDC去测量。而目前，针对时域信号处理的TDA电路的设计已成为业界研究的热点方向。

近些年来，出现了各种TDA电路结构，典型的是利用SR锁存器亚稳态特性构成的TDA电路，但是它是一个开环结构，稳定性很差，时间差增益随着PVT的变化而变化很大，于是出现了基于DLL的闭环TDA电路，其时间差增益随着PVT的变化而保持恒定。但是无论开环还是闭环TDA，其结构都比较复杂，面积和功耗开销大，同时在一些特殊的应用(如PUF)中，仅需将时间差信号放大并能生成稳定的判决结果即可，至于放大增益是否恒定无关紧要，显然上述TDA电路由于开销太大都不合适。因此，针对这类(如PUF)特殊的应用，亟需设计一种功耗低、面积小和增益大的新型TDA电路。

发明内容

针对现有技术存在的技术问题，本发明提供一种基于电流饥饿型延迟单元结构，并且功耗低、面积小和增益大的新型TDA电路。

为解决上述技术问题，本发明提出的技术方案为：一种低功耗小面积大增益的新型TDA电路，它包括第一PMOS晶体管M1、第一NMOS晶体管M2、第二NMOS晶体管M3、第三NMOS晶体管M4、第四NMOS晶体管M5、第二PMOS晶体管M6、第五NMOS晶体管M7、第六NMOS晶体管M8、第一整形反相器INV1和第二整形反相器INV2；所述第一PMOS晶体管M1、第一NMOS晶体管M2、第二NMOS晶体管M3和第三NMOS晶体管M4构成第一级电流饥饿型延迟单元，所述第二PMOS晶体管M6、第四NMOS晶体管M5、第五NMOS晶体管M7、第六NMOS晶体管M8构成第二级电流饥饿型延迟单元。

作为优选，输入端IN1分别同第一PMOS晶体管M1和第一NMOS晶体管M2的栅极相连，输入端IN2分别同第二PMOS晶体管M6和第五NMOS晶体管M7的栅极相连，输入端Vref分别同第二NMOS晶体管M3和第六NMOS晶体管M8的栅极相连，第一PMOS晶体管M1同第一晶体NMOS管M2的漏极相连作为第一级电流饥饿型延迟单元的输出，第二PMOS晶体管M6和第五NMOS晶体管M7的漏极相连作为第二级电流饥饿型延迟单元的输出，第一NMOS晶体管M2的源极分别同第二NMOS晶体管M3和第三NMOS晶体管M4的漏极相连，第五NMOS晶体管M7的源极分别同第四NMOS晶体管M5和第六NMOS晶体管M8的漏极相连。

作为优选，所述第一级电流饥饿型延迟单元和第二级电流饥饿型延迟单元完全对称，并且通过输出相互耦合控制延迟时间。

作为优选，所述第一级电流饥饿型延迟单元的输出同第四NMOS晶体管M5的栅极耦合相连，第二级电流饥饿型延迟单元的输出同第三NMOS晶体管M4的栅极耦合相连。

作为优选，所述第一级电流饥饿型延迟单元的输出同第一整形反相器INV1的输入端相连，所述第二级电流饥饿型延迟单元的输出同所述第二整形反相器INV2的输入端相连，两个反相器的输出端分别作为TDA电路的输出端OUT1和OUT2。

与现有技术相比，本发明的优点就在于：

1、结构简单。与传统的TDA电路相比，本发明采用两级普通电流饥饿型延迟单元相互耦合构成的TDA电路，其结构非常简单，只需要12个MOS晶体管。

2、面积和功耗开销小。由于本发明是采用两级普通电流饥饿型延迟单元相互耦合构成的TDA电路，仅仅需要12个MOS晶体管，所以实现面积非常小，正常工作时功耗也很低。

3、增益很大。与传统的TDA电路相比，本发明TDA电路具有很大的增益，最大增益可达60dB以上。

附图说明

图1是本发明的基于电流饥饿型延迟单元的新型TDA电路示意图。

图2是基于本发明TDA设计实例的仿真波形曲线。