[发明专利]一种具有扩大E‑SOA区域的LDMOS器件及其制造方法

说明书

技术领域

本发明涉及一种具有扩大E-SOA区域的LDMOS器件及其制造方法，属于电子元器件技术领域。

背景技术

横向双扩散金属氧化物场效应晶体管(LDMOS)广泛应用于电源管理芯片、功率驱动等民用和军用领域。LDMOS具有高耐压、高增益、低失真、易于与平面工艺相兼容等优点。作为一种广泛使用的功率器件，LDMOS常应用于高电压和/或大电流的恶劣环境下。而安全工作区(SOA)是功率器件能够安全、可靠地工作的电流和电压范围，在此范围外工作即可能毁坏器件。因此，在设计LDMOS结构时，除击穿电压和导通电阻之外，电安全工作区(Electrical Safe-operating-area，E-SOA)也是必须要考虑的一个关键参数。

发明内容

本发明所要解决的技术问题是提供一种能够有效提高电子元器件可靠性的具有扩大E-SOA区域的LDMOS器件。

本发明为了解决上述技术问题采用以下技术方案：本发明设计了一种具有扩大E-SOA区域的LDMOS器件，包括P衬底(10)、第一重掺杂P+区(11)、N型外延层(12)、第二重掺杂P+区(13)、P型体区(14)、重掺杂N+区(15)、漏侧重掺杂N+区(16)、场氧化层(17)、栅氧化层(18)、栅电极(19)、源电极(20)和漏电极(21)；其中，以P衬底(10)水平角度为参照，第一重掺杂P+区(11)水平内嵌设置于P衬底(10)的上表面，第一重掺杂P+区(11)的上表面与P衬底(10)的上表面相平齐，第一重掺杂P+区(11)的下表面位于P衬底(10)中，且第一重掺杂P+区(11)的其中一端对接P衬底(10)上其中一侧的边缘；N型外延层(12)设置于P衬底(10)的上表面，第二重掺杂P+区(13)竖直内嵌设置于N型外延层(12)的上表面，第二重掺杂P+区(13)的顶端端面与N型外延层(12)的上表面相平齐，第一重掺杂P+区(11)上对接P衬底(10)一侧边缘的端部的侧面，与第二重掺杂P+区(13)的底端相对接，且第二重掺杂P+区(13)上其中一侧对接N型外延层(12)上对应一侧的边缘，第二重掺杂P+区(13)的另一侧位于N型外延层(12)中，在LDMOS器件的剖面视图上，第一重掺杂P+区(11)与第二重掺杂P+区(13)相互垂直，构成L形状P+电荷区；

P型体区(14)内嵌设置于N型外延层(12)的上表面，P型体区(14)的上表面与N型外延层(12)的上表面相平齐，且P型体区(14)的其中一侧与第二重掺杂P+区(13)位于N型外延层(12)中的一侧表面相对接；重掺杂N+区(15)内嵌设置于P型体区(14)上表面，重掺杂N+区(15)的上表面与P型体区(14)的上表面相平齐，重掺杂N+区(15)的下表面位于P型体区(14)中，且重掺杂N+区(15)的其中一侧对接第二重掺杂P+区(13)上位于N型外延层(12)中的一侧表面；漏侧重掺杂N+区(16)内嵌设置于N型外延层(12)的上表面，漏侧重掺杂N+区(16)的上表面与N型外延层(12)的上表面相平齐，漏侧重掺杂N+区(16)的下表面位于N型外延层(12)中，且漏侧重掺杂N+区(16)其中一侧与N型外延层(12)上相对对接第二重掺杂P+区(13)一侧的另一侧边缘相对接；

场氧化层(17)设置于N型外延层(12)的上表面，栅氧化层(18)设置于P型体区(14)的上表面，栅电极(19)内嵌设置于栅氧化层(18)的上表面，源电极(20)和漏电极(21)设置于LDMOS器件上表面，源电极(20)同时对接重掺杂P+区(13)顶端端面与重掺杂N+区(15)上表面，漏电极(21)对接漏侧重掺杂N+区(16)的上表面。

作为本发明的一种优选技术方案：所述P衬底(10)为硅衬底。

作为本发明的一种优选技术方案：所述硅衬底为单晶硅衬底。

作为本发明的一种优选技术方案：所述第一重掺杂P+区(11)沿LDMOS器件剖面、水平方向上的长度为预设各类规格长度。

与上述相对应，本发明还要解决的技术问题是提供一种具有扩大E-SOA区域的LDMOS器件的制造方法，在保证电子元器件可靠性的同时，能够有效提高工作效率。

本发明为了解决上述技术问题采用以下技术方案：本发明设计了一种具有扩大E-SOA区域的LDMOS器件的制造方法，包括如下步骤：

步骤1.在P衬底(10)上形成第一重掺杂P+区(11)；