[发明专利]一种DDR系统频率动态调节方法及装置

说明书

技术领域

本发明涉及DDR频率处理技术领域，尤其涉及一种应用于嵌入式系统的DDR系统频率动态调节方法及装置。

背景技术

DDR SDRAM(双倍速同步动态随机存储器，简称DDR)是SOC(System On Chip，片上系统芯片)芯片的重要外设，普遍应用于嵌入式系统中。其中，SOC系统中包括DDR控制器、DDR接口，和DDR存储器组成DDR系统，DDR接口和DDR存储器之间存在数据通道、时钟通道和命令通道等。SOC系统通过DDR接口以一定频率访问DDR存储器，以在DDR存储器读写数据(包括系统程序代码和音频、视频等数据)。

随着，人们对嵌入式系统的运行速度的要求越来越高，导致DDR系统的工作频率越来越高，在SOC系统从DDR存储器中载入系统程序代码时，DDR系统的工作频率越高，在系统程序代码进入的过程中，容易导致程序代码错误，进行导致嵌入式系统死机的问题。

发明内容

根据现有技术中存在的上述问题，现提供一种DDR系统频率动态调节方法及装置，旨在解决现有技术中，DDR系统的工作频率越高，在系统程序代码进入的过程中，容易导致程序代码错误，进行导致嵌入式系统死机的问题。本发明采用如下技术方案：

一种DDR系统频率动态调节方法，应用于嵌入式的操作系统中，包括以下步骤：

步骤S1、判断所述操作系统访问的是DDR存储器内程序区间或数据区间，并输出判断结果；

步骤S2、根据所述判断结果调节所述DDR接口的工作频率。

较佳的，上述DDR系统频率动态调节方法中，所述步骤S2中，于所述判断结果为所述操作系统访问所述程序区间时，将所述DDR接口的工作频率调节至第一频率；以及

于所述判断结果为所述操作系统访问所述数据区间时，将所述DDR接口的工作频率调节至第二频率。

较佳的，上述DDR系统频率动态调节方法中，所述第一频率为500～799MHz。

较佳的，上述DDR系统频率动态调节方法中，所述第二频率为800～1200MHz。

一种DDR系统频率动态调节装置，应用于嵌入式的操作系统中，其特征在于，包括：

判断模块，用于判断所述操作系统访问的是DDR存储器的程序区间或数据区间，并输出判断结果；

控制模块，连接所述检测模块，用于根据所述检测结果产生频率调节指令；

频率调节模块，连接所述控制模块，用于根据频率调节指令将所述DDR接口的工作频率调节至相应的目标频率。

较佳的，上述DDR系统频率动态调节装置中，所述控制模块包括：

存储单元，用于存储所述操作系统访问所述程序区间和所述数据区间时所述DDR接口分别对应的所述目标频率；

匹配单元，连接所述存储单元，用于根据所述判断结果匹配出相应的所述目标频率；

指令生成单元，连接所述匹配单元，用于根据所述匹配单元匹配的所述目标频率生成所述频率调节指令。

较佳的，上述DDR系统频率动态调节装置中，其特征在于，所述目标频率包括：

第一频率，为所述操作系统访问所述程度区间时所述DDR接口的工作频率；

第二频率，为所述操作系统访问所述数据区间时的所述DDR接口的工作频率。

较佳的，上述DDR系统频率动态调节装置中，所述第一频率为500～799MHz。

较佳的，上述DDR系统频率动态调节装置中，所述第二频率为800～1200MHz。

上述技术方案的有益效果是：在操作系统访问DDR存储器的程序区间和数据区间时DDR接口采用不同的频率，在保证嵌入式系统具有较高的运行速度的情况下，提高系统的稳定性，避免出现系统死机。

附图说明

图1是本发明的较佳的实施例中，一种DDR系统频率动态调节方法的流程图；

图2和图3是本发明的较佳的实施例中，一种DDR系统频率动态调节装置的结构配图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。