[发明专利]安全测试模式的检测系统及检测方法

说明书

本发明公开了一种安全测试模式的检测系统及检测方法，检测系统用以防止芯片的测试电路被废止后再次进入安全测试模式，安全测试模式的检测系统包含：时序逻辑控制模块、检测电路模块以及触发模块。触发模块用于根据通断状态，产生高电平或低电平的触发信号。时序逻辑控制模块根据低电平的触发信号，输出高电平的测试模式信号，从而使得芯片能够进入安全测试模式；或，时序逻辑控制模块根据高电平的触发信号，输出低电平的测试模式信号，从而使得检测电路模块输出自毁信号使芯片进行自毁操作。借此，本发明的安全测试模式的检测系统，多重保证提高了对芯片敏感信息的保护效力，符合绝大部分工艺实现需求，可广泛应用于各类安全芯片。

技术领域

本发明涉及集成电路的信息安全领域，特别涉及一种应用于安全芯片的安全测试模式的检测系统及检测方法。

背景技术

在芯片生产过程中会存在一些制造缺陷，需要进行芯片测试来反映芯片真实情况，筛选出问题芯片。安全芯片也通常都会有测试电路，以确保交给用户的芯片产品都能正确可靠地工作，因此测试电路是安全芯片必不可少的组成部分。为提高测试效率、减少测试电路的设计复杂度，测试电路一般可以访问芯片内部所有资源，测试模式的安全级别非常高。为了有效抵抗攻击者利用测试模式，盗取安全芯片内部用户关键数据、篡改芯片程序等，在芯片完成测试后须将测试电路可靠地、不可逆地予以废止。

现有技术通常是将某个控制信号或者时钟、复位信号作为芯片熔丝(Fuse)放置到划片槽，在安全芯片测试完成后通过划片方式将其划断，此后芯片不能再进入测试模式。

随着侵入式攻击技术的迅速发展，使得攻击者利用FIB等技术手段重新连接划片槽内已划断熔丝Fuse信号的能力大大增强，从而恢复测试模式电路的功能，获取到安全芯片内敏感信息和重要数据。

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

发明内容

本发明的目的在于提供一种安全测试模式的检测系统及检测方法，多重保证提高了对芯片敏感信息的保护效力，符合绝大部分工艺实现需求，可广泛应用于各类安全芯片。

为实现上述目的，根据本发明的一个方面提供了一种安全测试模式的检测系统，用以防止芯片的测试电路被废止后再次进入安全测试模式，安全测试模式的检测系统包含：时序逻辑控制模块、检测电路模块以及触发模块。时序逻辑控制模块用以输出测试模式信号；检测电路模块检测检测系统的电路状态，且检测电路模块能够根据电路状态输出自毁信号；与时序逻辑控制模块电性连接的触发模块，用于根据通断状态，产生高电平或低电平的触发信号；其中，时序逻辑控制模块根据低电平的触发信号，输出高电平的测试模式信号，从而使得芯片能够进入安全测试模式；或，时序逻辑控制模块根据高电平的触发信号，输出低电平的测试模式信号，从而使得检测电路模块输出自毁信号使芯片进行自毁操作。

优选地，上述技术方案中，触发模块包括：与时序逻辑控制模块电性连接的第一熔丝，第一熔丝用以根据被划断的状态，产生第一触发信号；其中，若第一熔丝未被划断，则传输给时序逻辑控制模块的第一触发信号为低电平，时序逻辑控制模块输出测试模式信号为高电平，从而使得芯片能够进入安全测试模式；其中，若第一熔丝被划断，则传输给时序逻辑控制模块的第一触发信号为高电平，时序逻辑控制模块输出测试模式信号为低电平，从而使得检测电路模块输出自毁信号使芯片进行自毁操作。

优选地，上述技术方案中，安全测试模式的检测系统还包含：划片槽；第一熔丝的一部分设置于划片槽内，并在划片槽内进行划断。