[发明专利]一种提取纳米MOSFET中源/漏寄生电阻的恒定迁移率方法

说明书

技术领域

本发明涉及一种CMOS器件的源/漏寄生电阻研究，特别是恒定迁移率条件下纳米CMOS中源/漏寄生电阻的提取方法。

背景技术

源/漏寄生电阻减小了CMOS器件工作时本征电路的栅极电压((V_gs)和漏极电压(V_ds)，降低了器件的驱动能力，是CMOS器件中一个重要的参数。随着纳米CMOS器件尺寸不断缩小，沟道电阻(R_channel)逐渐减小，源/漏寄生电阻占器件总电阻(R_T＝R+R_channel)比例越来越高，成为制约纳米CMOS器件发展的主要因素。因此，如何精确地提取一个器件的源/漏寄生电阻是小尺寸纳米CMOS器件研究中一个非常重要的课题。Terada等人提出的串联电阻测量方法是早期应用最普遍的方法之一，研究发现这种在计算过程中需要测量一系列栅长器件的方法引入很大误差。L.Selmi等人提出了通过测量单独CMOS器件参数计算源/漏寄生电阻的方法，这些方法由于需要估算有效沟道长度、有效沟道宽度、氧化层电容和有效沟道迁移率等参数引入较大误差。随着纳米CMOS器件的研究发展，科学工作者们一直致力于CMOS器件参数的研究，不断提出新的源/漏寄生电阻提取方法，这些方法或者操作较为复杂，或者忽略了推导过程中沟道迁移率的退化。

最近，源/漏寄生电阻与器件栅长的关系逐渐受到人们地关注，J.P.Campbell等人研究发现源/漏寄生电阻与器件栅长存在一定的依赖关系，并指出随着栅长地增加，源/漏寄生电阻呈现出线性地增大。有研究表明，这种线性关系是由于在推导源/漏寄生电阻过程中，忽略纵向电场变化引起的沟道迁移率退化，导致源/漏寄生电阻叠加了一个高估值，并指出这个高估值与器件栅长成正比。因此，如何在沟道迁移率恒定条件下提取小尺寸纳米CMOS器件中源/漏寄生电阻成为一个新的挑战。

发明内容

本发明的目的在于，提供一种提取纳米MOSFET中源/漏寄生电阻的恒定迁移率方法，该提取方法精确度高，与栅长之间不存在依赖关系。

为实现上述目的，本发明采用的技术方案在于，一种提取纳米MOSFET中源/漏寄生电阻的恒定迁移率方法，包括以下步骤：

(1)纳米CMOS器件中，测量不同源漏电压V_ds条件下的阈值电压V_T、线性区漏极电流I_ds；

(2)根据测量结果选取合适的外加偏压条件，保证沟道迁移率在该条件下恒定不变；

(3)在合适的外加偏压条件下，根据线性区漏极电流I_ds模型，计算出源/漏寄生电阻R值。

作为优选，在步骤(1)中，具体参数的测量过程如下：

(11)在一个纳米级CMOS器件中，将漏极电压固定为10mV，源极接地，栅极电压由0.5V逐渐升高到2V，每变化1mV测量一次漏极电流，得到一条I_d-V_gs曲线；

(12)然后将漏极电压固定为50mV，源极接地，栅极电压由0.5V逐渐升高到2V，每变化1mV测量一次漏极电流，得到另一条I_d-V_gs曲线；

(13)根据测量得到的两条I_d-V_gs曲线，用最大跨导处的线性外推方法得到两个阈值电压，分别为V_T¹和V_T²。

作为优选，在步骤(2)中，外加偏压条件的选取方法为：

(21)在第一条I_d-V_gs曲线中，即V_ds＝10mV时；选取固定的V_gs¹值为1.5V，得出对应的电流I_d¹；

(22)当器件工作在较高的纵向电场区域，即V_gs》V_T时，SiO₂/Si表面的有效纵向电场为

其中，

η是一个经验参数，一般用于电子时η＝2，用于空穴时η＝3；V_FE是平带电压；ψ_E是费米能级与本征费米能级的之间电位差；T_OX是氧化层厚度；