[发明专利]漏电流控制方法、节省静态漏电装置及半导体存储器

说明书

本发明公开一种漏电流控制方法，应用于附带下拉装置的焊盘检测电路，焊盘检测电路的信号输出端连接漏电流控制电路，漏电流控制方法包括：漏电流控制电路获取焊盘检测电路的输出端信号，输出端信号用于表示引脚焊盘的状态检测是否完成；根据焊盘检测电路的输出端信号，由漏电流控制电路生成用于控制下拉装置的作动的控制信号，下拉装置的作动选择包括导通和截止；其中，当输出端信号表示引脚焊盘的状态检测完成时，生成的控制信号用于控制所述下拉装置截止。当引脚焊盘的状态检测完成时，漏电流控制电路的控制信号截止下拉装置的漏电流，减小了半导体存储器的功耗，进而延长待机时间。本发明还公开了一种节省静态漏电装置及一种半导体存储器。

技术领域

本发明涉及半导体存储器技术领域，特别涉及一种漏电流控制方法，还涉及一种节省静态漏电装置，以及一种半导体存储器。

背景技术

半导体存储器中的输入输出(Input/Output，I/O)端口包括多个引脚焊盘(bonding pad)，引脚焊盘是半导体存储器连接到封装引脚的器件，外界通过引脚焊盘输入信号至半导体存储器内部，需要有焊盘检测电路100对引脚焊盘的当前状态进行检测，如图1所示，图1为现有技术提供的未提供外接电源的焊盘检测电路100结构示意图，引脚焊盘110与驱动电路140连接，驱动电路140包括输入信号放大器或输入缓冲器，用于对输入半导体存储器内部的信号做放大或者缓冲处理，引脚焊盘110与驱动电路140之间连接有下拉装置120，下拉装置120的栅极B1与外部电源V_CC连接，漏极C1连接在引脚焊盘110与驱动电路140的连接线路之间，源极D1接地，下拉装置120能够给电路节点A1以一个固定的电平，当引脚焊盘110不接外接电源时，下拉装置120将电路节点A1固定为状态“0”，焊盘检测电路100的输出端输出“0”状态信号，下拉装置120中并没有漏电流产生。如图2所示，图2为现有技术提供的提供外接电源的焊盘检测电路100结构示意图，当引脚焊盘110接有外接电源130时，焊盘检测电路100的输出端输出“1”状态信号，然而，下拉装置120的驱动强度小于外接电源130，导致一部分电流经过下拉装置120形成漏电流，漏电流的形成导致半导体存储器的功耗增大，如该半导体存储器应用于电子设备中(如移动通讯设备)，则会导致电子设备的待机功耗增大，待机时间缩短。

因此，如何截止经过下拉装置的漏电流，进而减小半导体存储器的功耗是本领域技术人员急需要解决的问题。

在背景技术中公开的上述信息仅用于加强对本发明的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。

发明内容

有鉴于此，本发明实施例希望提供一种漏电流控制方法、一种节省静态漏电装置以及一种半导体存储器，以至少解决现有技术中存在的技术问题。

本发明实施例的技术方案是这样实现的，根据本发明的一个实施例，提供了一种漏电流控制方法，应用于附带下拉装置的焊盘检测电路，所述焊盘检测电路的信号输出端连接漏电流控制电路，所述漏电流控制方法包括：

所述漏电流控制电路获取所述焊盘检测电路的输出端信号，所述输出端信号用于表示引脚焊盘的状态检测是否完成；

根据所述焊盘检测电路的输出端信号，由所述漏电流控制电路生成用于控制所述下拉装置的作动的控制信号，所述下拉装置的作动选择包括导通和截止；其中，当所述输出端信号表示所述引脚焊盘的状态检测完成时，生成的所述控制信号用于控制所述下拉装置截止。

优选的，上述漏电流控制方法中，所述漏电流控制电路包括逻辑运算单元，所述逻辑运算单元的第一信号输入端接入所述焊盘检测电路的第一信号输出端，所述逻辑运算单元的第二信号输入端接入所述逻辑运算单元的上电复位信号和初始化信号的任一，所述逻辑运算单元的第二信号输出端连接至所述下拉装置；

所述焊盘检测电路的输出端信号与所述逻辑运算单元的上电复位信号和初始化信号的任一，经由所述逻辑运算单元进行逻辑运算后，获得的逻辑运算结果作为所述逻辑运算单元的控制信号输出给所述下拉装置。