[发明专利]一种PCB设计中用于检查插件电容连接层面数的方法及系统

权利要求书

1.一种PCB设计中用于检查插件电容连接层面数的方法，其特征在于，包括步骤：

分别获取PCB设计中所涉及的各插件电容对象，形成插件电容列表；

遍历上述形成的插件电容列表，对应获取各插件电容对象各自对应的pin脚的pin脚信息；基于上述获取的各pin脚信息，对应获取上述各pin脚上所连接的对象；

基于上述获取的各pin脚上所连接的对象，对应获取上述各pin脚上所连接的对象各自对应的PCB层面信息；

基于上述获取的各pin脚上所连接的对象各自对应的PCB层面信息，对应统计上述各pin脚上所连接的PCB层面数；

分别将上述对应统计出的各pin脚上所连接的PCB层面数，各自与预先设定的层面数阈值进行大小比较，并依据比较结果输出错误插件电容列表；所述的错误插件电容列表包含各相应插件电容对象；其中上述错误插件电容列表中所包含的每个插件电容对象，其至少一pin脚上所连接的PCB层面数大于所述的层面数阈值。

2.根据权利要求1所述的PCB设计中用于检查插件电容连接层面数的方法，其特征在于，所述的基于上述获取的各pin脚上所连接的对象各自对应的PCB层面信息，对应统计上述各pin脚上所连接的PCB层面数，具体包括：

采用去重函数，分别去除上述获取的各pin脚上所连接的PCB层面信息中的重复的PCB层面信息；

基于上述各pin脚在去除重复的相应PCB层面信息后所连接的PCB层面信息，对应统计上述各pin脚上所连接的PCB层面数。

3.根据权利要求1或2所述的PCB设计中用于检查插件电容连接层面数的方法，其特征在于，该PCB设计中用于检查插件电容连接层面数的方法还包括步骤：

分别获取上述错误插件电容列表中的各插件电容对象所对应的位置坐标；

建立上述获取到的各位置坐标的超链接；

将上述建立的各超链接对应写入上述错误插件电容列表。

4.根据权利要求3所述的PCB设计中用于检查插件电容连接层面数的方法，其特征在于，还包括步骤：将所述的错误插件电容列表生成错误插件电容报告。

5.根据权利要求1或2所述的PCB设计中用于检查插件电容连接层面数的方法，其特征在于，还包括步骤：高亮显示上述错误插件电容列表中的各插件电容对象所对应的各相应插件电容。

6.根据权利要求3所述的PCB设计中用于检查插件电容连接层面数的方法，其特征在于，还包括步骤：高亮显示上述错误插件电容列表中的各插件电容对象所对应的各相应插件电容。

7.一种PCB设计中用于检查插件电容连接层面数的系统，其特征在于，包括：

信息采集单元，与Cadence软件的二次开发接口相连，用于分别获取PCB设计中所涉及的各插件电容对象，形成插件电容列表；

第一决策单元，用于与所述的信息采集单元相连，用于遍历上述信息采集单元形成的插件电容列表，对应获取各插件电容对象各自对应的pin脚的pin脚信息；还用于基于上述获取的各pin脚信息，对应获取上述各pin脚上所连接的对象；还用于基于上述获取的各pin脚上所连接的对象，对应获取上述各pin脚上所连接的对象各自对应的PCB层面信息；

第二决策单元，与所述的第一决策单元相连，用于基于上述第一决策单元获取的各pin脚上所连接的对象各自对应的PCB层面信息，对应统计上述各pin脚上所连接的PCB层面数；错误插件电容输出单元，与所述的第二决策单元相连，分别用于将上述第二决策单元统计出的各pin脚上所连接的PCB层面数，各自与预先设定的层面数阈值进行大小比较，并用于依据比较结果输出错误插件电容列表；其中所述的错误插件电容列表包含各相应插件电容对象；上述错误插件电容列表中所包含的每个插件电容对象，其至少一pin脚上所连接的PCB层面数大于所述的层面数阈值。