[发明专利]取样相位调整装置及其调整方法

说明书

本发明为一种取样相位调整装置及其调整方法。取样相位调整装置包括反馈加算器、可适性等化单元、时脉数据回复电路、数据裁剪器、误差裁剪器、取样计算单元及致能电路。调整方法如下：数据裁剪器与误差裁剪器从反馈加算器接收叠加信号，并分别产生数据信号与误差信号。可适性等化单元分别提供回授等化信号给反馈加算器以及提供参考信号给误差裁剪器。取样计算单元依据数据信号与误差信号产生取样调整信号。时脉数据回复电路依据取样调整信号与数据信号用以输出并调整时脉信号。致能电路交替致能可适性等化单元与取样计算单元，自动调整最佳的数据取样相位，从而改善位误码率。

技术领域

本发明是有关于一种取样装置与取样方法，且特别是有关于一种取样相位调整装置与取样相位调整方法。

背景技术

SerDes是串行器(SERializer)与解串器(DESerializer)的简称。它是一种主流的时分多工(TDM)、点对点(P2P)的串行通信技术。即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体，最后在接收端高速串行信号重新转换成低速并行信号。

如图1所示，眼图(eye pattern)可用来呈现接收端的数字信号，而以数据速度来触发水平的更新，在许多不同的编码系统下，眼图看来会像几个并排在一起的眼睛。

然而，两边界(edge)之间的眼睛形状不见得总是对称的，这意味着两边界中间的位置并不是信号信噪比(SNR)最高之处。在现代的SerDes设计，如何寻找最佳的采样相位以改善位误码率(BER)，便成为一个重要课题。

发明内容

本发明提出一种取样相位调整装置与取样相位调整方法，以解决先前技术的问题。

在本发明的一实施例中，本发明所提出的取样相位调整装置包含反馈加算器、可适性等化单元、时脉数据回复电路、数据裁剪器、误差裁剪器、取样计算单元及致能电路。反馈加算器接收一输入信号与一回授等化信号以产生一叠加信号。可适性等化单元用以产生回授等化信号与一第一参考信号。时脉数据回复电路用以提供一第一时脉信号。误差裁剪器根据第一时脉信号和第一参考信号裁剪叠加信号，以产生一误差信号。数据裁剪器根据第一时脉信号与一第二参考信号裁剪该叠加信号，以产生一数据信号。取样计算单元依据数据信号与误差信号计算出一取样调整信号，并将取样调整信号送至时脉数据回复电路。借此，时脉数据回复电路是依据取样调整信号与数据信号，用以调整第一时脉信号的相位。致能电路用以交替发送一致能信号至可适性等化单元与取样计算单元，使可适性等化单元与取样计算单元交替运作。

在本发明的一实施例中，可适性等化单元在致能(enable)运作期间产生变动的第一参考信号，以及在禁能(disable)期间产生固定的第一参考信号。

在本发明的一实施例中，取样计算单元在致能(enable)运作期间将取样调整信号送至时脉数据回复电路。

在本发明的一实施例中，可适性等化单元包括：一系数计算电路，耦接数据裁剪器与误差裁剪器，系数计算电路接收数据信号和误差信号，用以产生第一参考信号和一组等化器系数；及一等化电路，耦接数据裁剪器、系数计算电路及反馈加算器，等化电路接收数据信号和组等化器系数，用以产生回授等化信号。

在本发明的一实施例中，叠加信号包括第一频率部分与第二频率部分。

在本发明的一实施例中，数据信号包含多个第一位，且被区分成多组第一位，误差信号包含多个第二位，且被区分成多组第二位。

在本发明的一实施例中，取样计算单元包括：相位调整计算电路，耦接数据裁剪器与误差裁剪器，相位调整计算电路接收数据信号和误差信号，并基于所述多个第一位与所述多个第二位之间的异同以提供一更新数据；及累加电路，耦接相位调整计算电路，累加电路将更新数据进行累计并与一门槛值做比较，据以输出取样调整信号。

在本发明的一实施例中，相位调整计算电路在致能(enable)运作期间将更新数据送至累加电路。