[发明专利]一种芯片的验证方法和装置

说明书

本发明提供一种芯片的验证方法，在该验证方法中，首先依照芯片设计规格生成对应的待测试模块、相同的第一参考验证模型和第二参考验证模型；然后在验证的过程中，修改待测试模块和第一参考验证模型的输入数据为第二输入数据，可见在一段时间之后，待测试模块和第一参考验证模块会输出第二输入数据对应的输出数据，因此，可将该待测试模块的输出数据与第二参考验证模块的输出数据进行比较，如果不相等，则表示待测试模块之后的输出数据为第二输入数据对应的输出数据，且在后续的验证中，将待测试模块和第一参考验证模型的输出数据进行比较，即可以将待测试模块和第一参考验证模型的输出数据进行对齐了。

技术领域

本发明涉及芯片设计领域，尤其涉及一种芯片的验证方法和装置。

背景技术

在芯片的设计过程中，设计人员会依据芯片设计规格来编写RTL(RegisterTransfer Level，寄存器传输级)代码，之后验证人员便开始对RTL代码(通常称其为DUT，Design Under Test，待测试模块)进行验证，从而确保从芯片设计规格到RTL代码转变的正确性。芯片内部的寄存器和/或存储器中的值能够完整的描述芯片的状态，因此，通过将芯片内部的寄存器和/或存储器中的值与预设执行结果比较，就能够准确的判断出该待测模块是否通过验证。

UVM(Universal Verification Methodology，通用验证方法学)是一个常用的验证平台开发框架，如图1所示，在进行芯片的寄存器验证时，在UVM平台上架构有待测试模块(DUT)1和参考验证模型(Reference Mode)2，参考验证模型2用于完成和待测试模块1相同的功能，得到预期结果，可采用高级语言编写；在验证时，向待测试模块1和参考验证模型2提供相同的输入数据(输入数据会被读到这两个模块的内部的寄存器和/或存储器中)并开始验证，如果记分板(Scoreboard)3判断出这两个模块的输出数据相同(输出数据可以从这两个模块内部的寄存器和/或存储器中读取)，则该待测试模块1通过了验证，否者没有通过验证。但在实际中，由于待测试模块1和参考验证模型2的运行速度不一致，导致该输入数据所对应的输出数据不一定能同步输出，即这待测试模块1和参考验证模型2的输出数据不对齐，进而使得记分板模块3无法进行比较。

因此，设置一种能够使得待测试模块1和参考验证模型2的输出数据对齐的方法和装置，就成为一个亟待解决的问题。

发明内容

本发明的目的在于提供一种芯片的验证方法和装置。

为了实现上述发明目的之一，本发明一实施方式提供了一种芯片的验证方法，包括以下步骤：

依照芯片设计规格生成对应的待测试模块、第一参考验证模型和第二参考验证模型，所述第一参考验证模型和第二参考验证模型相同；

向所述待测试模块、第一参考验证模型和第二参考验证模型输入第一输入数据，并开始芯片验证；

将所述待测试模块和第一参考验证模型的输入数据修改为第二输入数据，获取第一参考验证模型的第一输出数据序列、第二参考验证模型的第二输出数据序列和待测试模块的第三输出数据序列，所述第一输出数据序列、第二输出数据序列和第三输出数据序列均以时间顺序排列；

在确定第三输出数据序列和第二输出数据序列的前L-1位均相同、第L位不相同，并且第三输出数据序列和第一输出数据序列的第L位相同时，则在后续芯片验证中，将第三输出数据序列与第一输出数据序列的L位之后的数据进行比较，L为自然数。

作为本发明一实施方式的进一步改进，所述验证方法还包括以下步骤：在确定第三输出数据序列的第M位和第一输出数据序列的第M位不相同、且第三输出数据序列的第M位和第二输出数据序列的第M位也不相同时，则所述待测试模块没有通过测试，M为自然数。