[发明专利]FET和形成FET的方法有效
申请号: | 201710963927.9 | 申请日: | 2017-10-17 |
公开(公告)号: | CN108122775B | 公开(公告)日: | 2020-12-11 |
发明(设计)人: | 林资敬;郭建亿;江威德;吕惟皓;舒丽丽;李启弘 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | fet 形成 方法 | ||
1.一种形成晶体管的方法,包括:
形成衬底的凸起部分;
在所述衬底的凸起部分上形成鳍;
围绕所述鳍形成隔离区域,所述隔离区域的第一部分位于邻近的所述鳍之间的所述衬底的凸起部分的顶面上;
在所述鳍上方形成栅极结构;以及
在所述栅极结构的相对侧上形成源极/漏极区域,其中,形成所述源极/漏极区域包括:
在邻近所述栅极结构的所述鳍上外延生长第一外延层;
回蚀刻所述第一外延层;
在蚀刻的第一外延层上外延生长第二外延层;和
回蚀刻所述第二外延层,蚀刻的第二外延层填充所述鳍的顶部附近的鳍内区并且具有非小平面式顶面和小平面式表面的侧面,所述侧面的每个均具有非垂直和非平行于所述衬底的主表面的两个小平面和垂直于所述衬底的主表面的另一小平面,所述蚀刻的第一外延层和所述蚀刻的第二外延层形成所述源极/漏极区域。
2.根据权利要求1所述的方法,还包括:将至少一个所述源极/漏极区域与所述隔离区域的第一部分分隔开的气隙。
3.根据权利要求2所述的方法,还包括:在所述栅极结构的侧壁上形成栅极密封间隔件,所述栅极密封间隔件的第一部分位于所述隔离区域的第一部分和所述气隙之间。
4.根据权利要求1所述的方法,其中,形成所述源极/漏极区域还包括:
使所述栅极结构的外部的所述鳍凹进至具有位于所述隔离区域的顶面之下的顶面;以及
从所述栅极结构的相对侧上的凹进的鳍外延生长所述第一外延层。
5.根据权利要求1所述的方法,其中,所述第一外延层和所述第二外延层均包括硅磷(SiP)。
6.根据权利要求1所述的方法,其中,在具有第一温度和第一压力的环境中实施回蚀刻所述第一外延层和回蚀刻所述第二外延层,所述第一温度在从650℃至800℃的范围内并且所述第一压力在从1托至50托的范围内。
7.根据权利要求1所述的方法,其中,回蚀刻所述第一外延层和回蚀刻所述第二外延层包括用盐酸蚀刻所述第一外延层和所述第二外延层。
8.根据权利要求1所述的方法,其中,在邻近所述栅极结构的所述鳍上外延生长所述第一外延层之后并且在回蚀刻所述第一外延层之前,所述第一外延层的顶面具有第一小平面,其中,回蚀刻所述第一外延层去除所述第一小平面使得蚀刻的所述第一外延层具有第一非小平面式顶面,在蚀刻的第一外延层上外延生长的所述第二外延层至少覆盖所述第一外延层的所述非小平面式顶面。
9.根据权利要求8所述的方法,其中,所述第一小平面具有(111)晶向。
10.根据权利要求1所述的方法,其中,在回蚀刻所述第一外延层之后,所述蚀刻的第一外延层的顶面低于鳍区中以及邻近的所述鳍之间的区中的所述鳍的顶面。
11.根据权利要求10所述的方法,其中,在回蚀刻所述第二外延层之后,所述蚀刻的第二外延层的所述非小平面式顶面高于所述鳍区中以及邻近的所述鳍之间的所述区中的所述鳍的顶面。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710963927.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体结构和形成半导体器件的方法
- 下一篇:FINFET器件及其形成方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造