[发明专利]形成插片的方法和制造包括插片的半导体封装的方法

说明书

相关申请的交叉引用

本申请基于35U.S.C.§119要求2016年10月13日在韩国知识产权局递交的韩国专利申请No.10-2016-0132889的优先权，其全部公开内容通过引用合并于此。

技术领域

本发明构思的示例性实施例总体上涉及插片，更具体地涉及制造包括插片的半导体封装的方法。

背景技术

可以在晶片上执行多种半导体工艺以便形成多个半导体芯片。可以在所述晶片上执行封装工艺。所述封装工艺可以将半导体芯片中的每一个安装在印刷电路板(PCB)上。因此可以制造半导体封装。

已经开发了诸如2.5维和3维封装之类的多维半导体封装。2.5维和3维封装中的每一个可以包括多个半导体芯片。半导体芯片可以垂直地安装在2.5维和3维封装中。硅通孔(TSV)技术可以用于形成穿过基板、管芯或插片的垂直电连接。

发明内容

本发明构思的示例性实施例提供了一种形成插片的方法，更具体地提供了一种制造包括插片的半导体封装的方法。制造包括插片的半导体封装的方法可以具有增加的电特性和相对高的工艺产率。

本发明构思的示例性实施例提供了一种制造半导体封装的方法。所述方法包括：在插片基板的第一表面上形成光致抗蚀剂图案。所述插片基板包括电极区和划线区。使用光致抗蚀剂图案作为掩模来刻蚀插片基板，以形成分别在电极区和划线区上的第一开口和第二开口。绝缘层和导电层形成于插片基板的第一表面上。第二开口的宽度小于第一开口的宽度。所述绝缘层接触所述插片基板的第一表面、所述第一开口的内表面和所述第二开口的内表面中的每一个。

本发明构思的示例性实施例提供了一种形成插片的方法。所述方法包括：分别在插片基板的第一区域和第二区域中形成通孔电极和对准键结构。形成所述通孔电极和所述对准键结构包括在所述插片基板的第一表面上形成光致抗蚀剂图案。所述光致抗蚀剂图案与所述第一表面接触。使用所述光致抗蚀剂图案作为掩模来刻蚀所述插片基板，以形成第一开口和第二开口。所述通孔电极设置在所述第一开口中。所述对准键结构设置在所述第二开口中。在所述插片基板的第一表面上形成绝缘层、第一导电层和第二导电层。绝缘层接触插片基板的第一表面、第一开口的内表面和第二开口的内表面中的每一个。

附图说明

通过以下结合附图对示例性实施例的描述，这些和/或其他方案将变得更加明确并且更容易理解，在附图中：

图1是示出了根据本发明构思的示例实施例的用于制造半导体封装的插片晶片的平面图；

图2是示出了根据本发明构思的示例性实施例的图1的A部分的放大视图；

图3是示出了根据本发明总体构思示例性实施例的对准键的形状的平面图；

图4是示出了包括根据本发明构思的示例性实施例的插片在内的半导体封装的截面图；

图5是示出了根据本发明构思的示例性实施例的形成插片的方法的平面图；以及

图6至图17是根据本发明构思的示例性实施例的沿图5的线I-I’和II-II’得到的截面图。

具体实施方式

图1是示出了根据本发明构思的示例性实施例的用于制造半导体封装的插片晶片的平面图。图2是示出了根据本发明构思的示例性实施例的图1的A部分的放大视图。图3是根据本发明总体构思的示例性实施例的对准键的形状的平面图。

参考图1和图2，插片晶片1000可以包括多个电极区EA和划线区SL。划线区SL可以将多个电极区EA彼此分离。电极区EA可以与形成通孔电极70的区域相对应。划线区SL可以是用于例如在执行了制造插片晶片1000的工艺之后将插片晶片1000划片为插片200的区域。对准键结构80可以形成于划线区SL上。

对准键结构80可以具有与触点形状或沟槽形状类似的形状。参考图3，对准键结构80可以具有各种形状的图案K1、K2和K3。对准键结构80可以是局部对准键、全局对准键、登记对准键、覆盖对准键或测量键。

图4是示出了包括根据本发明构思的示例性实施例的插片在内的半导体封装的截面图。

参考图4，半导体封装1可以包括下底座基板190、插片200和半导体芯片210。插片200可以设置在下底座基板190上。半导体芯片210可以设置在插片200上。